[發明專利]集成芯片及其形成方法

在審

• 申請號: 201610884100.4
• 申請日: 2016-10-10
• 公開（公告）號: CN107017231A
• 公開（公告）日: 2017-08-04
• 發明（設計）人: 吳偉成;連瑞宗;王羽榛;朱芳蘭;林宏達;張谷寧
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明的實施例涉及半導體領域，更具體地涉及集成芯片及其形成方法。

背景技術

現代集成芯片包括在半導體襯底(例如，硅襯底)上形成的成百萬或數十億的半導體器件。在封裝半導體襯底之前，測試襯底上的半導體器件的功能缺陷。例如，晶圓驗收測試(WAT)是電測試，其中，晶圓探針器發送電信號測試圖案至半導體器件。電信號測試圖案檢查半導體器件的功能且識別不能符合計規范的器件。

發明內容

本發明的實施例提供了一種集成芯片，包括：半導體襯底；測試線字母，布置在所述半導體襯底上方，其中，所述測試線字母包括從所述半導體襯底向外突出的字母數字字符形狀的正型突出物；以及一個或多個偽結構，布置在所述半導體襯底上方且靠近所述測試線字母的邊界。

本發明的實施例還提供了一種集成芯片，包括：測試線字母區域，包括：多個測試線字母，包括從半導體襯底向外突出的字母數字字符形狀的正型突出物；和多個偽圖案，橫向布置在所述多個測試線字母之間；邏輯區域，包括一個或多個晶體管器件；以及嵌入式閃存區域。

本發明的實施例還提供了一種形成集成芯片的方法，包括：在半導體襯底上方形成多晶硅層；蝕刻所述多晶硅層以在測試線字母區域內形成測試線字母，其中，所述測試線字母包括從所述半導體襯底向外突出的字母數字字符形狀的正型突出物；以及蝕刻所述多晶硅層以形成一個或多個偽結構，所述一個或多個偽結構通過選擇的間隙與所述測試線字母的邊界橫向分隔開。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的實施例。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1A至圖1C示出了包括具有測試線字母和偽圖案的測試線識別區域的集成芯片的一些實施例。

圖2示出了可以用于集成芯片的一些實施例的示例性偽圖案。

圖3示出了具有帶有測試線字母的嵌入式系統的集成芯片的一些附加的實施例的框圖。

圖4示出了具有測試線字母和偽圖案的集成芯片的一些附加實施例的截面圖。

圖5示出了具有帶有一個或多個測試線字母的測試線字母區域、嵌入式閃速存儲器區域、以及邏輯區域的集成芯片的一些附加的實施例的截面圖。

圖6至圖16示出了顯示形成用于具有嵌入式閃速存儲器的集成芯片的測試線字母的方法的截面圖的一些實施例。

圖17示出了形成測試線字母和測試線字母附近的偽圖案的方法的一些實施例的流程圖。

圖18示出了形成用于具有嵌入式閃速存儲器的集成芯片的測試線字母的方法的一些附加實施例的流程圖。

具體實施方式

以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字母。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以便于描述如圖所示的一個元件或部件與另一元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而在此使用的空間相對描述符可以同樣地作相應的解釋。

集成芯片通常包括配置為從晶圓探針器接收電測試信號且向集成芯片的不同部分提供電測試限號以測試其功能的導電測試線。例如，晶圓探針器的探針可以物理地接觸測試線以向測試線提供電測試信號。測試線向集成芯片上的器件提供電測試信號，從而可以在中間制造階段的器件上進行測試。這允許制造工藝可以被精確地表征，從而問題可以被快速地識別和解決。這還允許在制造工藝中較早地丟棄有缺陷的晶圓以幫助改善制造產量。