[發明專利]集成電路器件

有效

• 申請號: 201610884035.5
• 申請日: 2016-10-10
• 公開（公告）號: CN106847812B
• 公開（公告）日: 2021-11-02
• 發明（設計）人: 卓容奭;樸起寬;李泰宗;具本榮;樸起演;崔成賢
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

本公開提供了集成電路器件。一種集成電路器件包括：鰭型有源區域，從基板突出并具有在第一水平面處的上表面；納米片，平行于鰭型有源區域的上表面延伸并包括溝道區域，納米片位于與鰭型有源區域的上表面間隔開的第二水平面處；柵極，設置在鰭型有源區域上并圍繞納米片的至少一部分，柵極在交叉鰭型有源區域的方向上延伸；柵極介電層，設置在納米片和柵極之間；源極和漏極區域，形成在鰭型有源區域上并連接到納米片的一端；第一絕緣間隔物，在納米片上，第一絕緣間隔物覆蓋柵極的側壁；以及第二絕緣間隔物，設置在柵極與源極和漏極區域之間且在鰭型有源區域的上表面和納米片之間的空間中，第二絕緣間隔物具有多層結構。

技術領域

本發明構思涉及集成電路器件以及制造該集成電路器件的方法，更具體地，涉及包括金屬氧化物半導體場效應晶體管(MOSFET)的集成電路器件以及制造該集成電路器件的方法。

背景技術

隨著半導體器件的集成度變大，半導體器件的尺寸已經被減小到極端的狀態，并且其按比例縮小已經接近極限。因此，為了減小半導體器件中的有效切換電容(Ceff)并增強其性能，需要涉及在結構上改變半導體器件的新方法。

發明內容

本發明構思提供具有能夠減小集成半導體器件的有效開關電容(Ceff)并增強其性能的結構的集成電路器件。

本發明構思還提供一種制造集成電路器件的方法，該集成電路器件具有能夠減小集成半導體器件的有效開關電容(Ceff)并增強其性能的結構。

根據本發明構思的一個方面，提供一種集成電路器件，該集成電路器件包括：鰭型有源區域，從基板突出并具有第一水平面處的上表面；納米片，平行于鰭型有源區域的上表面延伸并包括溝道區域，該納米片位于與鰭型有源區域的上表面間隔開的第二水平面處；柵極，設置在鰭型有源區域上并圍繞納米片的至少一部分，該柵極在交叉鰭型有源區域的方向上延伸；柵極介電層，設置在納米片和柵極之間；源極和漏極區域，形成在鰭型有源區域上并連接到納米片的一端；第一絕緣間隔物，在納米片上，第一絕緣間隔物覆蓋柵極的側壁；以及第二絕緣間隔物，設置在柵極與源極和漏極區域之間，在鰭型有源區域的上表面和納米片之間的空間中，第二絕緣間隔物具有多層結構。

根據本發明構思的另一個方面，提供一種集成電路器件，該集成電路器件包括：鰭型有源區域，從基板突出并在第一方向上延伸；至少一個納米片堆疊結構，面對鰭型有源區域的上表面并與鰭型有源區域的上表面間隔開，該至少一個納米片堆疊結構包括每個具有溝道區域的多個納米片；至少一個柵極，設置在鰭型有源區域上并覆蓋至少一個納米片堆疊結構，該至少一個柵極在交叉第一方向的方向上延伸；至少一個柵極介電層，設置在該至少一個納米片堆疊結構和該至少一個柵極之間；源極和漏極區域，連接到多個納米片；以及絕緣間隔物，每個具有多層結構并接觸源極和漏極區域且在多個納米片之間的空間中。

根據本發明構思的另一個方面，提供一種制造集成電路器件的方法，該方法包括：形成鰭型有源區域和納米片，該鰭型有源區域從基板突出并具有第一水平面處的上表面，該納米片位于與鰭型有源區域的上表面間隔開的第二水平面處并平行于鰭型有源區域的上表面延伸；在納米片上形成第一絕緣間隔物，第一絕緣間隔物限定柵極間隔；在鰭型有源區域的上表面和納米片之間的空間中形成第二絕緣間隔物，第二絕緣間隔物具有多層結構；在鰭型有源區域上形成源極和漏極區域，該源極和漏極區域連接到納米片的一端和第二絕緣層的一端；以及在鰭型有源區域上形成柵極，其中柵極在交叉鰭型有源區域的方向上延伸，圍繞納米片的至少一部分，并面對源極和漏極區域，第二絕緣間隔物在柵極與該源極和漏極區域之間。