[發明專利]非易失性存儲裝置

有效

• 申請號: 201610866285.6
• 申請日: 2016-09-30
• 公開（公告）號: CN107039075B
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 見谷真;林田廣宣
• 申請（專利權）人: 艾普凌科有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 何欣亭;付曼

提供具備噪聲耐受性高的防誤寫入功能的非易失性存儲裝置。采用了這樣的結構：具備在時鐘端子并聯連接的開關和噪聲濾波器電路，當時鐘脈沖監視器電路比較從時鐘端子輸入的時鐘數和規定數而檢測到時鐘數的異常時，切換到使開關截止而使噪聲濾波器電路有效的噪聲對策模式。

技術領域

本發明涉及非易失性存儲裝置，更詳細而言涉及防止非易失性存儲裝置的誤寫入的功能。

背景技術

圖3是現有的非易失性存儲裝置的寫入電路的框圖。

現有的寫入電路40具備：控制電路41；時鐘計數器42；越程（overrun）檢測電路43；狀態寄存器44；以及輸出電路45。

以串行接口進行通信的非易失性存儲裝置，通過如以下的處理向存儲器單元寫入數據。在使芯片選擇（CS）信號有效后，若向時鐘（SCK）端子輸入時鐘，則同時向數據輸入（DI）端子依次輸入寫入指令、地址、寫入數據。而且，若使CS信號無效而經過既定寫入時間，則結束對存儲器單元的數據寫入處理。

越程檢測電路43比較從控制電路41取得的既定時鐘數和從時鐘計數器42取得的實際時鐘數。在此，向SCK端子混入噪聲從而時鐘數變得比規定數多的情況下，越程檢測電路43檢測出越程，在狀態寄存器44設置越程檢測標志。然后，非易失性存儲裝置取消寫入處理。

另外，狀態寄存器44的越程檢測標志通過輸出電路45向數據輸出（DO）端子輸出，從而能夠使外部的主機（master）側識別時鐘的越程。而且，通過越程檢測標志因CS信號的再輸入等而復位，因此主機能夠重新進行寫入處理。

現有技術文獻

專利文獻

專利文獻1：日本特開2005－71512號公報。

發明內容

發明要解決的課題

然而，現有的非易失性存儲裝置由于在重新進行的寫入處理中，其噪聲耐受性不變，因此同樣具有寫入處理失敗的可能性高、重復幾次相同處理而寫入處理時間會變長的問題。

本發明為解決以上那樣的課題而構思，用于實現噪聲耐受性高的防誤寫入功能。

用于解決課題的方案

為了解決現有的課題，本發明的具備防誤寫入功能的非易失性存儲裝置采用如下的結構。

一種非易失性存儲裝置，其特征在于，具備：在時鐘端子并聯連接的第一開關和第一噪聲濾波器電路；根據從數據輸入端子輸入的數據對指令進行解碼的指令解碼器電路；比較從所述時鐘端子輸入的時鐘數和規定數而檢測時鐘數的異常、若檢測到異常則輸出異常檢測信號的時鐘脈沖監視器電路；接受所述異常檢測信號而設置異常檢測標志的時鐘脈沖監視器寄存器；將所述異常檢測標志向外部輸出的輸出電路；以及按照所述異常檢測標志切換第一狀態和第二狀態的模式選擇電路，

所述第一狀態是所述第一開關導通而所述第一噪聲濾波器電路無效，所述第二狀態是所述第一開關截止而所述第一噪聲濾波器電路有效，

所述異常檢測標志被設置后的數據讀取期間為所述第二狀態。

發明效果

依據本發明的具備防誤寫入功能的非易失性存儲裝置，以在CS端子和SCK端子具備噪聲濾波器電路，在重新進行寫入處理前使噪聲濾波器電路有效的方式構成，因此提高非易失性存儲裝置的噪聲耐受性。因而，能夠提高寫入處理的成功的可能性，并能縮短寫入處理時間。

附圖說明

圖1是本實施方式的非易失性存儲裝置的寫入電路的框圖。

圖2是示出本實施方式的非易失性存儲裝置的寫入電路的動作的時間圖。

圖3是現有的非易失性存儲裝置的寫入電路的框圖。