[發明專利]保護電路及電子設備

有效

• 申請號: 201610862824.9
• 申請日: 2016-09-28
• 公開（公告）號: CN106960663B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 關根裕之;山本祐輔
• 申請（專利權）人: 天馬微電子股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

本發明涉及保護電路及電子設備。本發明提供能夠以簡單的結構適當地控制工作電壓的保護電路。保護電路包括：控制電路，其控制第一配線和第二配線之間的電流；以及施加電路，其對控制電路施加電壓。控制電路包括控制電流的第一薄膜晶體管。施加電路包括相互串聯連接的第二薄膜晶體管和第三薄膜晶體管。第二薄膜晶體管和第三薄膜晶體管均包括第一柵極和第二柵極。第二薄膜晶體管的第一柵極連接到第一配線。第三薄膜晶體管的第一柵極連接到第二薄膜晶體管和第三薄膜晶體管之間的連接點。第二薄膜晶體管的第二柵極和第三薄膜晶體管的第二柵極連接到第二配線。施加電路將連接點的電壓施加于第一薄膜晶體管的柵極。

相關申請的交叉引用

本申請要求2015年10月23日在日本提交的專利申請No.2015-208884的優先權，該專利申請的全文通過引用并入本文。

技術領域

本發明涉及保護電路及電子設備。

背景技術

液晶顯示裝置等電子設備設有保護該電子設備免于由例如靜電引起的過電壓的保護電路。保護電路設置在例如與電子設備連接的信號線與接地線之間，并且當過電壓施加于信號線時使電流向接地線流動，由此保護電子設備。

作為所述保護電路，已經開發出了具有以下結構的電路：在該結構中，兩個薄膜晶體管(TFT)的源極電極和漏極電極相互反向地并聯或串聯連接。

然而，當薄膜晶體管的兩個氧化物半導體TFT相互并聯連接以形成保護電路時，由于氧化物半導體TFT的閾值電壓和亞閾值擺幅(SS)小于非晶硅TFT(a－Si TFT)的閾值電壓和亞閾值擺幅，因此，即使施加電子設備的驅動電壓范圍內的電壓，也有可能有過電流流動。當將兩個氧化物半導體TFT相互串聯連接以形成保護電路時，由于截止電流非常小，因此存在即使過電壓施加于信號線電流也不向接地線流動的情況。

例如，日本專利申請特開No.S63-220289(以下，稱作專利文獻1)公開了使用將漏極或源極與柵極相互連接的兩個TFT連接分流配線與要保護免受靜電的配線的保護電路。然而，在專利文獻1中公開的保護電路中，在使用氧化物半導體TFT作為TFT的情況下，即使施加使液晶顯示裝置正常運作的電壓，大電流也有可能經由保護電路流到分流配線。這由氧化物半導體TFT的特性引起。在該特性中，閾值電壓小，亞閾值擺幅小。

日本專利申請特開No.H08-146460(以下，稱作專利文獻2)公開了將多個保護電路相互串聯連接來控制工作電壓的放電電路。在專利文獻2中公開的放電電路中，當保護電路的工作電壓相互相等時，將n個保護電路相互串聯連接從而將工作電壓提高到n倍。

日本專利申請特開No.2009-187029(以下，稱作專利文獻3)公開了將由靜電產生的電壓用兩個電阻器分壓并將分壓施加于形成保護電路的晶體管的柵極從而控制工作電壓的保護電路。

日本專利申請特開No.2005-136028(以下，稱作專利文獻4)公開了一種靜電保護電路，其中，使用雙柵(兩個柵極)型薄膜晶體管，薄膜晶體管的頂柵電極連接到源極電極和一個連接端子，薄膜晶體管的底柵電極連接到漏極電極和另一個連接端子。基于施加于頂柵電極及底柵電極的柵極電壓，控制雙柵型薄膜晶體管的接通/斷開狀態。

在專利文獻2中公開的放電電路中，當各保護電路的工作電壓小時，需要在期望的電壓下運作的保護電路的數量增加，導致放電電路的尺寸增大。另外，放電電路的操作期間的電流的量與保護電路的數量成反比地減小。因此，當保護電路的數量增加時，放電電路的使靜電流動的能力下降。

在專利文獻3中公開的保護電路中，當用于分壓的電阻器的電阻值不適當時，流經電阻器的電流的量增大。因此，適于形成電阻器的材料有限。因此，在某些情況下，不能獲得適當的電阻器，難以將保護電路中設置的晶體管的柵極電壓調整為期望的電壓。