[發明專利]半導體靜電放電保護元件

有效

• 申請號: 201610861342.1
• 申請日: 2016-09-29
• 公開（公告）號: CN107887375B
• 公開（公告）日: 2021-11-09
• 發明（設計）人: 王志銘;王禮賜;唐天浩
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體靜電放電保護元件，包含有一基底、一設置于該基底內的第一隔離結構、一設置于該基底上且覆蓋部分該第一隔離結構的柵極、一設置于該柵極的一第一側的該基底內的源極區域、以及一設置于該柵極的一第二側的該基底內的漏極區域，且該第一側與該第二側為該柵極的相對兩側。該基底與該漏極區域包含有一第一導電型態，而該源極區域包含一第二導電型態，且該第二導電型態與該第一導電型態互補。

技術領域

本發明涉及一種半導體靜電放電(electrostatic discharge，以下簡稱為ESD)保護元件，其是涉及一種雙向(dual direction)半導體ESD保護元件。

背景技術

隨著科技進步，集成電路制作工藝技術也隨之不斷精進，因此各種電子電路可積集/形成于單一芯片上。目前集成電路芯片可區分為核心電路與輸入/輸出電路，并且核心電路與輸入/輸出電路分別使用不同大小的電壓源來驅動。為了要使核心電路與輸入/輸出電路能接收外界的電壓源，集成電路芯片上會設有導電的電源連接墊以及輸入/輸出連接墊。

然而，芯片在封裝、測試、運輸、加工、等過程中，這些連接墊也很容易因為與外界的靜電電源接觸，其所帶來的過量電荷會在極短時間內進入或傳導至芯片內部，進而導致芯片內部電路的損毀，這種現象即為所謂的靜電放電。為了解決此一問題，業界通常會在內部電路與I/O接腳之間設置一ESD保護裝置，其必須在靜電放電的脈沖(pulse)未到達內部電路之前先行啟動，以迅速地消除過高的電壓，減少靜電放電現象所導致的破壞。

當ESD保護元件/電路兩端跨壓大于其觸發電壓(trigger voltage，Vt1)時，驟回擊穿(snapback breakdown)即發生，同時將電壓箝制于一較低電位。當靜電放電防護元件進入驟回擊穿后，元件兩端需維持一定的跨壓，以維持元件的導通狀態，此電壓稱為該元件的驟回擊穿維持電壓(holding voltage)。而在設計ESD保護元件時，除了上述觸發電壓與維持電壓之外，尚有擊穿電壓(breakdown voltage，BV)的考慮。舉例來說，若電路操作信號低于ESD保護元件/電路擊穿電壓范圍，將會使得ESD元件的本體二極管(body diode)導通，造成內部電路的錯誤，而這種狀況更容易發生在電路操作信號為負值時。

因此，目前仍需要一種雙向半導體ESD保護元件。

發明內容

是以，本發明之一目的在于提供一種雙向半導體ESD保護元件。

根據本發明的權利要求，提供一種半導體ESD保護元件，該半導體ESD保護元件包含有一基底、一設置于該基底內的第一隔離結構、一設置于該基底上且覆蓋部分該第一隔離結構的柵極、一設置于該柵極的一第一側的該基底內的源極區域、以及一設置于該柵極的一第二側的該基底內的漏極區域，且該第一側與該第二側為該柵極的相對兩側。該基底與該漏極區域包含有一第一導電型態，而該源極區域包含一第二導電型態，且該第二導電型態與該第一導電型態互補(complementary)。

根據本發明所提供的半導體ESD保護元件，通過柵極以及具有互補導電型態的源極區域與漏極區域構成一穿隧晶體管(tunnel transistor)，而源極區域與漏極區域還分別作為此半導體ESD保護電路的陰極與陽極。因此，當正向ESD脈沖到達時，靜電電流自作為陽極的漏極區域流向作為陰極的源極區域。而當負向ESD脈沖到達時，靜電電流則自作為陰極的源極區域流向作為陽極的漏極區域。更重要的是，本發明可在不增加元件面積的前提下，成功地建構出雙向半導體ESD保護元件。

附圖說明

圖1為本發明所提供的半導體ESD保護元件的一第一較佳實施例的布局結構示意圖；

圖2為第一較佳實施例所提供的半導體ESD保護元件的示意圖，且為圖1中沿A-A’切線的剖面示意圖；

圖3與圖4為本發明所提供的半導體ESD保護電路的一電路圖；

圖5為第一較佳實施例的一變化型的剖面示意圖；