[發明專利]形成具有改善的臺階覆蓋的SiC溝槽的方法

在審

• 申請號: 201610847669.3
• 申請日: 2016-09-23
• 公開（公告）號: CN107039248A
• 公開（公告）日: 2017-08-11
• 發明（設計）人: 鄭垠植;金禹澤;楊昌憲;樸兌洙;金起賢;尹勝腹;樸镕浦
• 申請（專利權）人: 美普森半導體公司（股）
• 主分類號: H01L21/04
• 分類號: H01L21/04
• 代理公司: 北京律誠同業知識產權代理有限公司11006
• 代理人: 徐金國,鐘強

技術領域

本發明涉及一種形成具有改善的臺階覆蓋的溝槽的方法。

背景技術

通常形成溝槽以增加功率半導體的單元面積和減小阻抗。

圖1和圖2是圖解在半導體基板的表面上形成溝槽的傳統方法的截面圖。

圖1示出在傳統的外延層之上形成用于形成溝槽的硬掩模圖案。

參照圖1，首先，在形成于SiC基板111上的外延層112之上形成用于形成溝槽的硬掩模圖案113-1，其中外延層112中摻雜有高濃度的雜質。

然后，通過利用硬掩模圖案113-1執行干法蝕刻而形成溝槽120，使得外延層112具有預定深度。

圖2示出干法蝕刻之后形成的溝槽120。

在形成溝槽120之后，移除干法蝕刻后殘留的硬掩模圖案113-2，根據溝槽的用途，沉積預定厚度的SiO₂或金屬。

參照圖2，隨著從硬掩模圖案113-2上方垂直引入高能蝕刻氣體，外延層112被蝕刻為具有預定深度。

在此，在干法蝕刻期間，一些蝕刻氣體從底部反彈回來并撞擊垂直壁的側壁，因為這個原因，垂直壁的中部區域被更多地蝕刻，使得垂直壁的中部區域的厚度比垂直壁的上部的圖案小。

此外，利用傳統的干法蝕刻，溝槽的垂直壁的上邊緣的邊界形成為有角的形狀，導致不良的圓角。

由于這些現象，當在后續工藝中通過在溝槽的表面上沉積SiO₂或金屬而形成沉積膜時，會在溝槽底部126、垂直壁的側壁127和垂直壁的頂表面之間產生厚度偏差，導致沉積厚度不均勻。因此，不可能保持沉積膜具有大致均勻的厚度。

圖3是示出在使用傳統蝕刻法蝕刻的溝槽中沉積的SiO₂膜的截面圖。

如圖3所示，當在傳統蝕刻的溝槽中沉積SiO₂膜時，臺面頂部121-3變得溶脹成為類球形，且在側壁121-1和底部121-2之間產生厚度偏差，從而可能導致不良的臺階覆蓋。

因此，需要一種能夠改善半導體制造工藝中的臺階覆蓋的形成溝槽的方法。

本發明的背景技術公開于韓國公開專利第1999-0036556號。

在先技術文獻

專利文獻

(專利文獻1)韓國公開專利第1999-0036556號(功率半導體器件及其制造方法)

發明內容

技術問題

本發明旨在提供一種形成半導體的溝槽的方法，這種方法能夠在溝槽中形成沉積膜時，減少沉積膜的厚度偏差并改善整體臺階覆蓋。

本發明還旨在提供一種形成SiC功率半導體的溝槽的方法，這種方法能夠在形成溝槽時，形成窄的上部寬度和平滑的圓角。

本發明的目的并不限定于以上提及的目的，通過以下描述本發明的其他目的將變得顯而易見。

技術方案

根據本發明的一方面，一種形成具有改善的臺階覆蓋的SiC功率半導體的溝槽的方法包括：通過在高濃度半導體基板層之上形成的外延層之上注入第一雜質離子而形成第二濃度層；在所述第二濃度層之上形成SiO₂層；在所述SiO₂層之上形成PR掩模圖案，所述PR掩模圖案具有為溝槽的形成而設計的圖案；通過利用所述PR掩模圖案蝕刻所述SiO₂層形成SiO₂掩模圖案；移除蝕刻所述SiO₂層之后殘留的PR掩模圖案；和利用所述SiO₂掩模圖案通過干法蝕刻包括所述第二濃度層的所述外延層而形成所述溝槽。

所述第二濃度層的特征在于具有比所述外延層更高濃度的雜質。

此外，所述第二濃度層的特征在于形成為所述溝槽的深度的約5％至20％。

所述第二濃度層的特征還在于形成為所述溝槽的深度的約8％。

所述外延層中的雜質的濃度可為3.0×10¹⁵Cm^-3，所述第二濃度層中的雜質的濃度可為1×10²⁰Cm^-3。

所述第二濃度層的厚度可為0.2μm，所述溝槽的凹陷的深度可為2.5μm。

在形成所述溝槽的步驟中，所述溝槽的垂直壁可形成為朝向其上側變薄，所述垂直壁的上端之下的部分可被開鑿為具有瓶頸形狀。

所述第一雜質離子可為氮離子。

有益效果