[發明專利]形成柵極的方法和FINFET

在審

• 申請號: 201610845869.5
• 申請日: 2016-09-23
• 公開（公告）號: CN107039258A
• 公開（公告）日: 2017-08-11
• 發明（設計）人: 蕭宇廷;吳政達;譚倫光;嚴亮宇;王廷君;吳宗翰;游偉明
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/06;H01L29/78
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明的實施例涉及半導體技術領域，更具體地，涉及形成柵極的方法和鰭式場效應晶體管。

背景技術

半導體集成電路(IC)工業已經經歷了快速發展。在增長的過程中，隨著器件部件尺寸或幾何結構的減小，半導體器件的功能密度已經增大。這種按比例縮小工藝通常通過提高生產效率、降低成本、和/或改善器件性能來提供益處。然而，這種規模縮小也增加了IC制造工藝的復雜程度。

隨著對IC的縮小的幾何尺寸的需求，已經引入諸如鰭式場效應晶體管(FinFET)的三維晶體管來替代平面晶體管。然而，器件性能和這種FinFET的產量仍不能滿足先進的技術應用的要求。因此，不斷尋求形成具有更高的器件性能的FinFET的結構和方法的改進。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種形成柵極的方法，包括：形成偽柵極；橫向鄰近所述偽柵極形成層間電介質(ILD)；將摻雜劑摻雜到所述偽柵極和所述ILD中，其中，所述偽柵極的表面摻雜劑濃度低于所述ILD的表面摻雜劑濃度；在將所述摻雜劑摻雜到所述偽柵極和所述ILD中之后，去除所述偽柵極以形成腔體；以及在所述腔體中形成所述柵極。

根據本發明的另一方面，提供了一種FinFET，包括：鰭結構；柵極，橫跨在所述鰭結構上方；源極-漏極區域，位于所述鰭結構中；以及ILD，橫向鄰近所述柵極并且包括摻雜劑，其中，所述ILD的鄰近所述柵極的摻雜劑濃度低于所述ILD的遠離所述柵極的摻雜劑濃度。

根據本發明的又一方面，提供了一種FinFET，包括：鰭結構；柵極，橫跨在所述鰭結構上方；源極-漏極區域，位于所述鰭結構中；ILD，橫向鄰近所述柵極并且包括摻雜劑；以及間隔件，橫向介于所述柵極與所述ILD之間，其中，由所述間隔件限定的間隔不具有頸部。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據本發明的一些實施例的鰭結構和偽柵極的簡化的頂視圖。

圖2A至圖2I是根據本發明的一些實施例的沿著圖1的截面線AA'截取的形成柵極的各個階段的截面圖。

圖3A是根據本發明的一些實施例的圖2D的階段之后的階段的截面圖。

圖3B是根據本發明的一些實施例的圖3A的階段之后的階段的截面圖。

具體實施方式

以下公開內容提供了許多不同實施例或實例，用于實現所提供主題的不同特征。以下將描述組件和布置的具體實例以簡化本發明。當然，這些僅是實例并且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，也可以包括在第一部件和第二部件之間形成附加部件使得第一部件和第二部件不直接接觸的實施例。而且，本發明在各個實例中可以重復參考數字和/或字母。這種重復僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關系術語，以描述如圖中所示的一個元件或部件與另一元件或部件的關系。除了圖中所示的方位外，空間關系術語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉90度或在其他方位)，并且在本文中使用的空間關系描述符可以同樣地作相應地解釋。

如以上所述，這種FinFET的器件性能和產量仍不能滿足先進的技術應用的要求。例如，偽柵極的小頂部關鍵尺寸(CD)是當前FinFET的成品率遞減因子(yield killer)。具體地，在真實柵極替代偽柵極之后，去除真實柵極的一部分以形成開口，并且然后，在開口中并且在柵極上方形成保護層以在隨后的孔形成期間保護柵極。孔配置為分別容納接觸塞以用于電連接至源極區域和漏極區域。然而，偽柵極的小頂部CD將導致真實柵極的小頂部CD。由于小CD的工藝限制，所以難以去除柵極的足夠厚的部分。因此，形成的保護層可能太薄，并且因此不能在隨后的孔形成期間保護柵極，從而導致當前FinFET的器件性能和產量降低。