[發(fā)明專利]半導(dǎo)體存儲器件及其操作方法

有效

• 申請?zhí)枺?/td>: 201610843664.3
• 申請日: 2016-09-22
• 公開（公告）號: CN107240412B
• 公開（公告）日: 2021-01-26
• 發(fā)明（設(shè)計）人: 樸鐘慶;徐智賢
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司 11127
• 代理人: 李輝;劉久亮

1.一種半導(dǎo)體存儲器件，該半導(dǎo)體存儲器件包括：

存儲單元陣列，所述存儲單元陣列包括多個頁；

外圍電路，所述外圍電路被配置為通過向所述存儲單元陣列施加編程電壓、通過電壓和連接控制晶體管操作電壓來執(zhí)行編程操作；以及

控制邏輯，所述控制邏輯被配置為控制所述外圍電路執(zhí)行所述編程操作，

其中，所述控制邏輯根據(jù)所述多個頁當中的所選頁的地址來調(diào)節(jié)所述連接控制晶體管操作電壓的電位電平，

其中，所述存儲單元陣列包括多個串，并且

其中，所述多個串中的每個串包括：

多個存儲單元，所述多個存儲單元沿U形溝道層垂直堆疊，所述多個存儲單元包括漏極側(cè)存儲單元和源極側(cè)存儲單元；

漏極選擇晶體管和源極選擇晶體管，所述漏極選擇晶體管和所述源極選擇晶體管分別設(shè)置在所述U形溝道層的兩端上；以及

連接控制晶體管，所述連接控制晶體管布置在所述U形溝道層的最下部分處并且由所述連接控制晶體管操作電壓控制，所述連接控制晶體管將所述漏極側(cè)存儲單元和所述源極側(cè)存儲單元聯(lián)接，并且所述通過電壓的電平未根據(jù)所述多個頁當中的所選頁的所述地址來進行調(diào)節(jié)。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，包含在所述存儲單元陣列中的所述多個存儲單元當中的被聯(lián)接至相同字線的存儲單元被包含在所述多個頁當中的一個頁中。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲器件，其中，根據(jù)所述連接控制晶體管操作電壓來調(diào)節(jié)所述多個串當中的處于編程禁止模式下的串的溝道升高電平。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，

其中，所述多個串當中包括所述漏極側(cè)存儲單元的串聯(lián)接在位線和所述連接控制晶體管之間，并且所述多個串當中包括所述源極側(cè)存儲單元的串聯(lián)接在源線和所述連接控制晶體管之間。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，向所述連接控制晶體管施加所述連接控制晶體管操作電壓。

6.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲器件，其中，所述控制邏輯控制所述外圍電路，使得從與所述源極選擇晶體管相鄰的存儲單元到與所述漏極選擇晶體管相鄰的存儲單元依次對存儲單元進行編程。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述控制邏輯控制所述連接控制晶體管操作電壓的電位電平隨著所選頁變得接近所述漏極選擇晶體管而增大。

8.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲器件，其中，所述控制邏輯：

控制所述外圍電路以在所述漏極側(cè)存儲單元中包含所選頁的存儲單元時將所述連接控制晶體管操作電壓設(shè)置為第一電位電平；并且

控制所述外圍電路以在所述源極側(cè)存儲單元中包含所選頁的存儲單元時將所述連接控制晶體管操作電壓設(shè)置為比所述第一電位電平低的第二電位電平。

9.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲器件，其中，所述控制邏輯控制所述外圍電路，使得從與所述漏極選擇晶體管相鄰的存儲單元到與所述源極選擇晶體管相鄰的存儲單元依次對存儲單元進行編程。

10.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲器件，其中，所述控制邏輯控制所述連接控制晶體管操作電壓的電位電平隨著所選頁變得接近所述漏極選擇晶體管而減小。

11.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲器件，其中所述控制邏輯：

控制所述外圍電路以在所述漏極側(cè)存儲單元中包含所選頁的存儲單元時將所述連接控制晶體管操作電壓設(shè)置為第一電位電平；并且

控制所述外圍電路以在所述源極側(cè)存儲單元中包含所選頁的存儲單元時將所述連接控制晶體管操作電壓設(shè)置為比所述第一電位電平高的第二電位電平。