[發(fā)明專利]電子組件的系統(tǒng)級封裝有效
| 申請?zhí)枺?/td> | 201610826441.6 | 申請日： | 2016-09-18 |
| 公開（公告）號： | CN107342270B | 公開（公告）日： | 2020-03-31 |
| 發(fā)明（設(shè)計）人： | 胡迪群 | 申請（專利權(quán)）人： | 胡迪群 |
| 主分類號： | H01L23/48 | 分類號： | H01L23/48;H01L23/488;H01L21/50;H01L21/60 |
| 代理公司： | 廣州粵高專利商標(biāo)代理有限公司 44102 | 代理人： | 隆翔鷹 |
| 地址： | 中國臺灣新竹*** | 國省代碼： | 臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 電子 組件 系統(tǒng) 封裝 | ||
本發(fā)明公開了一種電子組件的系統(tǒng)級封裝，芯片以封裝膠體包裹，第一電路重新分配層直接制作于封裝膠體的底側(cè)；第二電路重新分配層直接制作于第一電路重新分配層的底側(cè)；第一電路重新分配層以第一組倒T型金屬，電性耦合至芯片的底側(cè)金屬；第二電路重新分配層以第二組倒T型金屬，電性耦合至第一電路重新分配層的底側(cè)金屬。本發(fā)明整個封裝內(nèi)部不使用焊錫球于的電性組件之間，也不使用中介層(interposer)于芯片和封裝基材之間，不使用獨立的系統(tǒng)板(system board)，不使用獨立的封裝基材(discrete package substrate)，也不使用獨立的底部填充材料(underfill)。
技術(shù)領(lǐng)域
本發(fā)明涉及一種電子封裝系統(tǒng)，特別是一種系統(tǒng)級的電子封裝系統(tǒng)(system inpackage,SiP)。
背景技術(shù)
圖1顯示一個習(xí)知技藝。
圖1顯示芯片101、102設(shè)置于一個傳統(tǒng)的電子系統(tǒng)封裝的頂側(cè)，三組焊錫球141、142、143被使用于該系統(tǒng)封裝之中，分別電性耦合兩個獨立組件。復(fù)數(shù)個第一組焊錫球141電性耦合芯片101、102至獨立的硅中介層(silicon interposer)11，第二組復(fù)述個焊錫球142電性耦合硅中介層11至獨立的封裝基材(package substrate)12，第三組復(fù)數(shù)個焊錫球143電性耦合封裝基材12至獨立的系統(tǒng)板(system board)13。
復(fù)數(shù)個輸出/輸入(I/O)焊墊103設(shè)置于芯片101、102的底側(cè)，硅中介層11具有核心硅基材110，復(fù)數(shù)個縱向?qū)ń饘?through silicon via,TSV)171穿過核心硅基材110，作為上層電路重新分配層(redistribution layer,RDL)111和下層電路重新分配層(RDL)112之間的電性耦合；上層電路重新分配層111設(shè)置于核心硅基材110的頂部，下層電路重新分配層112設(shè)置于核心硅基材110的底部。復(fù)數(shù)個第一組焊錫球141設(shè)置于芯片的I/O焊墊103與上層電路重新分配層RDL 111之間。
封裝基材12設(shè)置于硅中介層11的下方，封裝基材12具有核心基材120，核心基材120系由層壓板(laminates)與預(yù)浸材料(prepregs)所構(gòu)成。復(fù)數(shù)個層壓板縱向?qū)ń饘?through laminate via,TLV)172，穿過核心基材120。上層電路重新分配層RDL 121設(shè)置于在核心基材120的頂側(cè)，下層電路重新分配層RDL 122設(shè)置于核心基材120的底側(cè)。第二組復(fù)數(shù)個焊錫球142設(shè)置于硅中介層11與封裝基材12之間，層壓板縱向?qū)ń饘賂LV172設(shè)置于上層電路重新分配層RDL 121和下層電路重新分配層122之間。
系統(tǒng)板13設(shè)置于封裝基材12的底部，系統(tǒng)板13有一個由層壓板和預(yù)浸材料所構(gòu)成的的核心基材130，復(fù)數(shù)個層壓板縱向?qū)ń饘?TLV)173，穿過核心基材130，上層電路重新分配層RDL 131設(shè)置于核心基板130的頂側(cè)，下層電路重新分配層RDL 132設(shè)置于核心基材130的底側(cè)，第三組復(fù)數(shù)個焊錫球154設(shè)置于封裝基材12和系統(tǒng)板13之間，層壓板縱向?qū)ń饘?TLV)173電性耦合上層電路重新分配層RDL 131與下層電路重新分配層RDL 132。
第一底部填充材料151被填充到芯片101,102和硅中介層11的空間中，第二底部填充材料152填充到硅中介11和封裝基材12之間的空間中，第三底部填充材料153填充到封裝基材12和系統(tǒng)板13之間的空間中。
習(xí)知技藝使用三組復(fù)數(shù)個焊錫球141、142、143作為獨立組件之間的電性耦合，用以聯(lián)接相鄰堆棧的兩個電氣組件。習(xí)知技藝還采用了獨立的硅中介層11作為芯片101、102和封裝基材12之間的電性耦合。習(xí)知技藝也采用了獨立的系統(tǒng)板13，且以第三組復(fù)數(shù)個焊錫球154作為封裝基材12和系統(tǒng)板13之間的電性耦合。習(xí)知技藝進(jìn)一步采用了三組底部填充材料151、152、153，用于填充增強(qiáng)鄉(xiāng)堆棧的兩個獨立的電氣組件的可靠性。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于胡迪群，未經(jīng)胡迪群許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610826441.6/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
