[發明專利]一種基于IBIS的集成電路總劑量效應建模方法在審

申請號：	201610824474.7	申請日：	2016-09-14
公開（公告）號：	CN106649920A	公開（公告）日：	2017-05-10
發明（設計）人：	王泉;劉太彬;劉錦輝;李靜月;劉剛	申請（專利權）人：	西安電子科技大學
主分類號：	G06F17/50	分類號：	G06F17/50
代理公司：	北京科億知識產權代理事務所(普通合伙)11350	代理人：	湯東鳳
地址：	710071 陜西省***	國省代碼：	陜西;61
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種基于 ibis 集成電路劑量效應建模方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明屬于器件輻照效應模型的建模技術領域，尤其涉及一種基于IBIS的集成電路總劑量效應建模方法。

背景技術

目前，為了滿足人們對電子設備小型化和多功能化的要求，印制電路板(PCB)正向高速度、高密度、高集成度方向發展。當信號速率和元器件密度提高到一定程度時，PCB上的寄生效應會在傳輸信號上引起噪聲和干擾，PCB就不能良好的工作了。這就要求在電子產品開發的PCB設計階段就必須進行良好的信號完整性仿真設計。仿真時所用的器件模型將直接影響仿真的精度。現在業界在進行信號完整性仿真時廣泛使用的器件模型是IBIS模型(一種基于V/I曲線的對I/O緩沖器快速準確建模的方法)，通過分析高速電路板中存在的阻抗匹配問題，利用仿真軟件給出解決信號完整性問題的方法。然而，現有的信號完整性仿真軟件只能給出常規條件(無輻照條件)下，PCB的信號完整性分析策略，而無法對PCB在總劑量效應情況下的信號完整性問題進行仿真分析。總劑量效應是指半導體器件長期處于輻射環境下，在絕緣層(主要是氧化層)累積形成氧化物陷阱電荷和界面態電荷的現象。這種累積效應會引起半導體器件性能退化，包括器件閾值電壓的漂移、遷移率下降、漏電流的增加等。因此在對太空環境、核爆環境下的電路進行信號完整性分析時，必須要考慮輻照對電路的信號完整性影響。

綜上所述，現有的信號完整性仿真軟件只能給出常規條件(無輻照條件)下，PCB的信號完整性分析策略，而無法對PCB在總劑量效應情況下的信號完整性問題進行仿真分析。

發明內容

本發明的目的在于提供一種基于IBIS的集成電路總劑量效應建模方法，旨在解決現有的信號完整性仿真軟件只能給出常規條件(無輻照條件)下，PCB的信號完整性分析策略，而無法對PCB在總劑量效應情況下的信號完整性問題進行仿真分析的問題。

本發明是這樣實現的，一種基于IBIS的集成電路總劑量效應建模方法，所述基于IBIS的集成電路總劑量效應建模方法是對原始電子器件分別采用不同的目標累積劑量進行輻照，得到不同輻照劑量下器件的受損情況；對經過輻照后的器件進行數據測量，根據測量數據對經過輻照后的原始電子器件分別進行模型提取，構建全部目標累計劑量下電子器件的IBIS模型數據庫；在給定輻照總劑量D的情況下，根據D對構建好的器件模型數據庫進行插值操作，獲得該輻照劑量下的VI和VT等插值數據，并根據插值數據構建IBIS模型，即該輻照劑量下器件的IBIS總劑量效應模型。

進一步，由獲得的原始電子器件的IBIS模型和得到的經過全部目標累積劑量輻照后的電子器件的IBIS模型共同構成與總劑量輻射相關的器件模型數據庫。

進一步，可以采用100rad(Si)/s的劑量率進行輻照，進行168小時100℃高溫退火處理，獲得目標劑量下的IBIS模型數據文件。

進一步，VT數據進行插值具體包括：

對每一個輻照劑量下的IBIS數據文件中的VT數據進行統一化操作；即對VT數據而言，合并所有IBIS文件中的時間T，并且除去其中重復的時間節點，最終得出一個統一的時間T的分布；

為VT數據提取不同輻照劑量下同一時間節點T對應的電壓數據；

給定輻照劑量D，根據每一行提供的數據進行插值操作，得到在該時間點T下，該輻照劑量D對應的電壓值V。

本發明的另一目的在于提供一種利用所述基于IBIS的集成電路總劑量效應建模方法構建PCB的總劑量效應模型以及一種普適的輻照條件下器件輸入輸出緩沖區建模的方法。

本發明提供的基于IBIS的集成電路總劑量效應建模方法，是對輻照條件下的集成電路進行輸入輸出緩沖區建模的方法，所建立的IBIS輻照效應模型可直接用于輻照條件下PCB的信號完整性問題的仿真分析。

附圖說明

圖1是本發明實施例提供的基于IBIS的器件總劑量效應建模方法流程圖。

圖2是本發明實施例提供的實施例1的流程圖。

圖3是本發明實施例提供的IBIS模型數據測量示意圖。