[發明專利]電子封裝件及其制法

在審

• 申請號: 201610819247.5
• 申請日: 2016-09-13
• 公開（公告）號: CN107799479A
• 公開（公告）日: 2018-03-13
• 發明（設計）人: 張宏達;姜亦震
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/522
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

本發明有關一種封裝技術，尤指一種避免電磁干擾的半導體封裝件及其制法。

背景技術

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足電子封裝件微型化(miniaturization)的封裝需求，發展出晶圓級封裝(Wafer Level Packaging，簡稱WLP)的技術。

圖1A至圖1E為現有晶圓級的半導體封裝件1的制法的剖面示意圖。

如圖1A所示，形成一熱化離形膠層(thermal release tape)100于一承載件10上。

接著，置放多個半導體元件11于該熱化離形膠層100上，該些半導體元件11具有相對的作用面11a與非作用面11b，各該作用面11a上均具有多個電極墊110，且各該作用面11a黏著于該熱化離形膠層100上。

如圖1B所示，形成一封裝膠體14于該熱化離形膠層100上，以包覆該半導體元件11。

如圖1C所示，烘烤該封裝膠體14以硬化該熱化離形膠層100而移除該熱化離形膠層100與該承載件10，以外露出該半導體元件11的作用面11a。

如圖1D所示，形成一線路結構16于該封裝膠體14與該半導體元件11的作用面11a上，令該線路結構16電性連接該電極墊110。接著，形成一絕緣保護層18于該線路結構16上，且該絕緣保護層18外露該線路結構16的部分表面，以供結合如焊球的導電元件17。

如圖1E所示，沿如圖1D所示的切割路徑L進行切單制造方法，以獲取多個個半導體封裝件1。

然而，現有半導體封裝件1于運作時，因其不具用于電磁干擾(Electromagnetic interference，簡稱EMI)屏蔽(shielding)的結構，故該半導體元件11容易遭受到外界的電磁干擾(EMI)，因而影響整體該半導體封裝件1的電性效能。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的缺失，本發明提供一種電子封裝件及其制法，以于該電子封裝件運作時，避免該電子元件遭受外界的電磁干擾。

本發明的電子封裝件，包括：第一線路結構，其具有相對的第一側與第二側，且該第一側上形成有電性連接該第一線路結構的導電柱；第一電子元件，設于該第一線路結構的第一側上；包覆層，其形成于該第一線路結構的第一側上，以令該包覆層包覆該第一電子元件與該導電柱，且令該第一電子元件的部分表面與該導電柱的端面外露于該包覆層；第二線路結構，其形成于該包覆層上且電性連接該導電柱與該第一電子元件；以及屏蔽層，其形成于該第一線路結構的第二側上并延伸至該第一線路結構的側面、包覆層的側面與第二線路結構的側面。

本發明還提供一種電子封裝件，包括：第一線路結構，其具有相對的第一側與第二側，且該第一側上形成有電性連接該第一線路結構的導電柱；第一電子元件，其設于該第一線路結構的第一側上；包覆層，其形成于該第一線路結構的第一側上，以令該包覆層包覆該第一電子元件與該導電柱，且令該第一電子元件的部分表面與該導電柱的端面外露于該包覆層；第二線路結構，其形成于該包覆層上且電性連接該導電柱與該第一電子元件；第二電子元件，其設于該第一線路結構的第二側上；封裝層，其形成于該第一線路結構的第二側上，以令該封裝層包覆該第二電子元件；以及屏蔽層，其形成于該封裝層上并延伸至該第一線路結構的側面、包覆層的側面與第二線路結構的側面。

本發明亦提供一種電子封裝件的制法，包括：提供一第一線路結構，該第一線路結構具有相對的第一側與第二側；形成電性連接該第一線路結構的導電柱于該第一側上，且設置第一電子元件于該第一線路結構的第一側上；形成包覆層于該第一線路結構的第一側上，以令該包覆層包覆該第一電子元件與該導電柱，且令該第一電子元件的部分表面與該導電柱的端面外露于該包覆層；形成第二線路結構于該包覆層上，且該第二線路結構電性連接該導電柱與該第一電子元件；設置第二電子元件于該第一線路結構的第二側上；形成封裝層于該第一線路結構的第二側上，以令該封裝層包覆該第二電子元件；以及形成屏蔽層于該封裝層上，且令該屏蔽層延伸至該第一線路結構的側面、包覆層的側面與第二線路結構的側面。

前述的電子封裝件及其制法中，該屏蔽層電性連接該第一線路結構。

前述的電子封裝件及其制法中，該屏蔽層電性連接該第二線路結構。

前述的電子封裝件及其制法中，該屏蔽層電性連接該第一線路結構與第二線路結構。

前述的電子封裝件及其制法中，該第二線路結構外露于該封裝層。