[發明專利]半導體裝置的制造方法及襯底處理裝置

在審

• 申請號: 201610818466.1
• 申請日: 2016-09-12
• 公開（公告）號: CN107492491A
• 公開（公告）日: 2017-12-19
• 發明（設計）人: 大橋直史;豐田一行;島本聰;菊池俊之
• 申請（專利權）人: 株式會社日立國際電氣
• 主分類號: H01L21/3213
• 分類號: H01L21/3213;H01L21/764;H01J37/32
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 楊宏軍,李文嶼

技術領域

本發明涉及半導體裝置的制造方法、襯底處理裝置、程序及記錄介質。

背景技術

近年來，半導體裝置有高度集成化的傾向，隨之而來的是布線間的細微化。因此，存在布線間電容變大，引起信號的傳播速度降低等問題。于是，要求將布線間盡可能低介電常數化。

作為實現低介電常數化的方法之一，人們正在研究在布線間設置空隙的氣隙結構。作為形成空隙的方法，例如有對布線間進行蝕刻的方法。例如專利文獻1中記載了氣隙的形成方法。

[現有技術文獻]

[專利文獻]

[專利文獻1]日本專利公開2006-334703

發明內容

發明所要解決的課題

然而，在布線的一部分結構中，由于電場變強，其一部分中電容有增大的可能。因此，有可能引起成品率的降低等。

因此，本發明的目的在于，提供一種對于形成了氣隙的半導體裝置而言，能夠實現良好的成品率的技術。

用于解決課題的手段

為解決上述課題，提供一種技術，包括如下工序：對于形成有第一層間絕緣膜和布線層(該布線層形成在所述第一層間絕緣膜上，具有埋入用作布線的多個含銅膜的槽、和設置在所述槽之間、將所述含銅膜之間絕緣的布線間絕緣膜)的襯底，接收所述布線層的膜厚信息的工序；將所述襯底載置在設置在處理室的內側的襯底載置部的工序；基于與所述布線層的膜厚信息相應的蝕刻控制值，將所述布線層蝕刻的工序。

發明的效果

根據本發明涉及的技術，能夠提供一種對于形成了氣隙的半導體裝置而言，能夠實現良好的成品率的技術。

附圖說明

圖1是對一個實施方式涉及的半導體器件的制造流程進行說明的說明圖。

圖2是一個實施方式涉及的晶片的說明圖。

圖3是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

圖4是對一實施方式涉及的研磨裝置的進行說明的說明圖。

圖5是對一實施方式涉及的研磨裝置的進行說明的說明圖。

圖6是對一實施方式涉及的研磨后的膜厚分布進行說明的說明圖。

圖7是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

圖8是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

圖9是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

圖10是對一個實施方式涉及的晶片的處理狀態、其比較例進行說明的說明圖。

圖11是對一個實施方式涉及的襯底處理裝置進行說明的說明圖。

圖12是對一個實施方式涉及的襯底處理裝置進行說明的說明圖。

圖13是對一個實施方式涉及的襯底處理裝置進行說明的說明圖。

圖14是對一個實施方式涉及的襯底處理裝置進行說明的說明圖。

圖15是對一個實施方式涉及的襯底處理裝置進行說明的說明圖。

圖16是對一個實施方式涉及的襯底處理裝置進行說明的說明圖。

圖17是對一個實施方式涉及的襯底處理流程進行說明的說明圖。

圖18是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

圖19是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

圖20是對一個實施方式涉及的襯底處理裝置進行說明的說明圖。

附圖標記說明

200晶片(襯底)

201處理空間

202腔室

212襯底載置臺

具體實施方式

(第一實施方式)

以下就本發明的第一實施方式進行說明。

用圖1說明半導體裝置的制造工序的一個工序。

(布線層形成工序S101)

對布線層形成工序S101進行說明。

關于布線層形成工序S101，用圖2進行說明。圖2是說明在半導體晶片200形成布線層2006的圖。布線層2006形成在第一層間絕緣膜2001上。在比第一層間絕緣膜2001靠下方處，存在未圖示的電極層，電極層中設有柵電極、陽極等構成。

絕緣膜2001例如是多孔狀的含碳硅膜(SiOC膜)。絕緣膜2001之上形成有布線間絕緣膜2002。布線間絕緣膜2002例如用SiOC膜形成。

布線間絕緣膜2002中設有多個槽2003，槽2003的表面形成有阻擋膜2004。阻擋膜2004是例如氮化鉭膜(TaN膜)。