[發(fā)明專利]半導(dǎo)體封裝

在審

• 申請(qǐng)?zhí)枺?/td>: 201610810326.X
• 申請(qǐng)日: 2016-09-08
• 公開（公告）號(hào): CN106910732A
• 公開（公告）日: 2017-06-30
• 發(fā)明（設(shè)計(jì)）人: 周哲雅;許文松;陳南誠(chéng)
• 申請(qǐng)（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號(hào): H01L23/498
• 分類號(hào): H01L23/498;H01L23/538
• 代理公司: 深圳市威世博知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)44280
• 代理人: 何青瓦

1.一種半導(dǎo)體封裝，其特征在于，包括：

基座；

多個(gè)第一導(dǎo)電結(jié)構(gòu)；以及

半導(dǎo)體元件，通過該多個(gè)第一導(dǎo)電結(jié)構(gòu)接合至該基座；

其中，該半導(dǎo)體元件包括：

載體基底；

多個(gè)第二導(dǎo)電結(jié)構(gòu)；以及

第一半導(dǎo)體主體，通過該多個(gè)第二導(dǎo)電結(jié)構(gòu)接合至該載體基底；

其中，該多個(gè)第一導(dǎo)電結(jié)構(gòu)和該多個(gè)第二導(dǎo)電結(jié)構(gòu)分別設(shè)置在該載體基底的兩相對(duì)表面上；

其中，該載體基底及該基座均為該第一半導(dǎo)體主體的扇出結(jié)構(gòu)。

2.如權(quán)利要求1所述半導(dǎo)體封裝，其特征在于，進(jìn)一步包括：

多個(gè)第三導(dǎo)電結(jié)構(gòu)，接合在該基座上，并且該多個(gè)第一導(dǎo)電結(jié)構(gòu)和該多個(gè)第三導(dǎo)電結(jié)構(gòu)分別設(shè)置在該基座的兩相對(duì)表面上。

3.如權(quán)利要求2所述半導(dǎo)體封裝，其特征在于，該多個(gè)第一導(dǎo)電結(jié)構(gòu)的尺寸大于該多個(gè)第二導(dǎo)電結(jié)構(gòu)的尺寸且小于該多個(gè)第三導(dǎo)電結(jié)構(gòu)的尺寸。

4.如權(quán)利要求2所述半導(dǎo)體封裝，其特征在于，該多個(gè)第一導(dǎo)電結(jié)構(gòu)之間的間距大于該多個(gè)第二導(dǎo)電結(jié)構(gòu)之間的間距，且小于該多個(gè)第三導(dǎo)電結(jié)構(gòu)之間的間距。

5.如權(quán)利要求2所述半導(dǎo)體封裝，其特征在于，該多個(gè)第三導(dǎo)電結(jié)構(gòu)之間的間距與該多個(gè)第二導(dǎo)電結(jié)構(gòu)之間的間距之比值介于5～9之間，并且該多個(gè)第三導(dǎo)電結(jié)構(gòu)之間的間距與該多個(gè)第一導(dǎo)電結(jié)構(gòu)之間的間距之比值大于1且小于等于3。

6.如權(quán)利要求1所述半導(dǎo)體封裝，其特征在于，該半導(dǎo)體元件進(jìn)一步包括：

模塑料，設(shè)置在該載體基底上，并且圍繞該第一半導(dǎo)體主體及該多個(gè)第二導(dǎo)電結(jié)構(gòu)。

7.如權(quán)利要求6所述半導(dǎo)體封裝，其特征在于，進(jìn)一步包括：

底膠填充材質(zhì)，設(shè)置在該基座上，并且圍繞該半導(dǎo)體元件及該多個(gè)第一導(dǎo)電結(jié)構(gòu)，以及填充該半導(dǎo)體元件與該基座之間的間隙。

8.如權(quán)利要求1所述半導(dǎo)體封裝，其特征在于，該載體基底的寬度大于該第一半導(dǎo)體主體的寬度，且小于該基座的寬度。

9.如權(quán)利要求1所述半導(dǎo)體封裝，其特征在于，該第一半導(dǎo)體主體為半導(dǎo)體晶粒。

10.如權(quán)利要求1所述半導(dǎo)體封裝，其特征在于，該半導(dǎo)體元件還包括：

第二半導(dǎo)體主體，與該第一半導(dǎo)體主體并排設(shè)置在該載體基底上或者堆疊在該第一半導(dǎo)體主體上。

11.如權(quán)利要求10所述半導(dǎo)體封裝，其特征在于，該第一半導(dǎo)體主體使用倒裝芯片方式接合至該載體基底；

當(dāng)該第二半導(dǎo)體主體與該第一半導(dǎo)體主體并排設(shè)置在該載體基底上時(shí)，該第二半導(dǎo)體主體使用倒裝芯片或者線接合方式接合至該載體基底；

當(dāng)該第二半導(dǎo)體主體堆疊在該第一半導(dǎo)體主體上時(shí)，該第二半導(dǎo)體主體使用線接合方式接合至該載體基底。

12.如權(quán)利要求1所述半導(dǎo)體封裝，其特征在于，進(jìn)一步包括：

散熱基座，通過黏合層附著至該基座，并且覆蓋該半導(dǎo)體元件。

13.如權(quán)利要求12所述半導(dǎo)體封裝，其特征在于，進(jìn)一步包括：

散熱界面材料，位于該散熱基座與該半導(dǎo)體元件之間。

14.如權(quán)利要求1所述半導(dǎo)體封裝，其特征在于，該載體基底包括：導(dǎo)線，該第二導(dǎo)電結(jié)構(gòu)直接接合在該導(dǎo)線上。

15.如權(quán)利要求14所述半導(dǎo)體封裝，其特征在于，

該導(dǎo)線為細(xì)長(zhǎng)形的；

或者，該導(dǎo)線用于攜帶輸入/輸出信號(hào)、接地信號(hào)或電源信號(hào)穿過該載體基底的至少一部分；

或者，該導(dǎo)線的頂面位于該載體基底面向該半導(dǎo)體主體的表面的上方、下方或者對(duì)齊；

或者，該導(dǎo)線的寬度小于該第一半導(dǎo)體主體上的連接至該第二導(dǎo)電結(jié)構(gòu)的接墊的寬度；

或者，該導(dǎo)線的形狀不同于該第一半導(dǎo)體主體上的連接至該第二導(dǎo)電結(jié)構(gòu)的接墊的形狀。

16.如權(quán)利要求14所述半導(dǎo)體封裝，其特征在于，該第二導(dǎo)電結(jié)構(gòu)包括：焊錫蓋層，直接接觸該導(dǎo)線；

或者，該第二導(dǎo)電結(jié)構(gòu)包括：寬度大于該導(dǎo)線的寬度的銅層和/或?qū)挾却笥谠搶?dǎo)線的寬度的焊錫蓋層。