[發明專利]半導體結構的形成方法

有效

• 申請號: 201610787056.5
• 申請日: 2016-08-31
• 公開（公告）號: CN107799409B
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

一種半導體結構的形成方法，包括：形成基底，包括第一區域和第二區域；形成偽柵結構；形成開口；形成第一柵介質層和第二柵介質層；形成犧牲層；形成第一材料層；形成第一掩膜；露出所述第二柵介質層；露出所述第一材料層；形成第二材料層。與僅靠所述第一材料層保護所述第二柵介質層的現有技術相比，本發明技術方案中，所述第一材料層和所述犧牲層的總厚度較大，對所述第二柵介質層的保護能力更強，能夠有效的減少第二柵介質層在第一掩膜形成過程中受損，有利于提高柵介質層的性能，改善所形成半導體結構的性能。

技術領域

本發明涉及半導體制造領域，特別涉及一種半導體結構的形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高的集成度的方向發展。晶體管作為最基本的半導體器件目前正被廣泛應用，因此隨著半導體器件的元件密度和集成度的提高晶體管的特征尺寸也越來越小，為了降低晶體管柵極的寄生電容、提高器件速度，高K柵介質層與金屬柵極的柵極結構被引入到晶體管中。

然而，在高K柵介質層上形成金屬柵極時仍有許多問題亟待解決，其中一個就是功函數的匹配問題，因為功函數將直接影響器件的閾值電壓(Vt)和晶體管的性能。所以在高K金屬柵結構中引入功函數層，從而實現對器件閾值電壓的調節。

但是即使在高K金屬柵結構中引入功函數層，現有技術中半導體結構的性能仍有待提高。

發明內容

本發明解決的問題是提供一種半導體結構的形成方法，以提高半導體結構的性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：

形成基底，所述基底包括用于形成晶體管的第一區域和第二區域，且所述第一區域晶體管的閾值電壓大于第二區域晶體管的閾值電壓；在所述基底上形成偽柵結構；在相鄰偽柵結構間的基底上形成介質層；去除所述偽柵結構在所述介質層內形成開口；在所述開口底部形成柵介質層，位于所述第一區域介質層內開口底部的柵介質層為第一柵介質層，位于所述第二區域介質層內開口底部的柵介質層為第二柵介質層；在所述第二柵介質層上形成犧牲層；在所述第一柵介質層和犧牲層上形成第一材料層；形成位于所述第一材料層上的第一掩膜，所述第一掩膜露出所述第二柵介質層上的第一材料層；以所述第一掩膜為掩膜，去除所述第二柵介質層上的第一材料層和犧牲層，露出所述第二柵介質層；去除所述第一掩膜，露出所述第一柵介質層上的所述第一材料層；在所述第一柵介質層的第一材料層和所述第二柵介質層上形成第二材料層。

與現有技術相比，本發明的技術方案具有以下優點：

本發明技術方案，在形成柵介質層后，在第二柵介質層上形成犧牲層，在犧牲層上形成第一材料層；在形成第一掩膜的過程中，以所述犧牲層和所述第一材料層保護所述第二柵介質層。與僅靠所述第一材料層保護所述第二柵介質層的技術方案相比，本發明技術方案中，所述第一材料層和所述犧牲層的總厚度較大，對所述第二柵介質層的保護能力更強，能夠有效的減少第二柵介質層在第一掩膜形成過程中受損，有利于提高柵介質層的性能，改善所形成半導體結構的性能。

附圖說明

圖1至圖5是一種半導體結構形成方法各個步驟對應的剖面結構示意圖。

圖6至圖16是本發明半導體結構形成方法一實施例各個步驟對應的剖面結構示意圖。

具體實施方式

由背景技術可知，現有技術中的引入功函數層的半導體結構存在性能不良的問題?，F結合一種半導體結構的形成方法分析其性能不良問題的原因：

參考圖1至圖5，示出了一種半導體結構形成方法各個步驟對應的剖面結構示意圖。

參考圖1，提供基底10，所述基底10包括用于形成N型晶體管的第一區域10a和第二區域10b，所述第一區域晶體管的閾值電壓大于所述第二區域10b晶體管的閾值電壓。