[發(fā)明專利]半導(dǎo)體集成電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201610783800.4
• 申請(qǐng)日: 2016-08-31
• 公開（公告）號(hào): CN106887423B
• 公開（公告）日: 2019-05-07
• 發(fā)明（設(shè)計(jì)）人: 林楷竣;池育德;李嘉富
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L23/528
• 分類號(hào): H01L23/528;H01L23/525;H01L27/112;G11C11/16;G11C11/22;G11C13/00
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

本發(fā)明的實(shí)施例涉及一種半導(dǎo)體集成電路。該半導(dǎo)體集成電路包括襯底、第一晶體管和第一圖案化的導(dǎo)電層。第一晶體管具有在襯底中的源極區(qū)域、漏極區(qū)域以及在襯底上的柵極區(qū)域。第一圖案化的導(dǎo)電層電連接至第一晶體管的漏極區(qū)域。第一圖案化的導(dǎo)電層包括第一區(qū)段、第二區(qū)段和可熔器件。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及半導(dǎo)體集成電路。

背景技術(shù)

在集成電路的發(fā)展階段中，控制電路(諸如中央處理單元(CPU)或微處理器)的應(yīng)用程序被寫入只讀存儲(chǔ)器(ROM)中。隨后，在制造階段，制造控制電路同時(shí)該程序存儲(chǔ)在ROM中?？赏ㄟ^光刻掩蔽制造ROM，以使記錄的數(shù)據(jù)由特定的光刻掩模結(jié)構(gòu)限定。此外，每個(gè)存儲(chǔ)單元均由晶體管構(gòu)成。在此單元中記憶的二進(jìn)制數(shù)據(jù)通過在用于耗盡或增強(qiáng)的注入操作期間晶體管已經(jīng)被掩蔽或未被掩蔽的事實(shí)限定。然后，測(cè)試集成電路。如果集成電路的應(yīng)用是相當(dāng)復(fù)雜的一種，則在程序中易于出現(xiàn)錯(cuò)誤。為了改正該錯(cuò)誤，再次制造集成電路可能是有必要的，這包括控制電路和更正的新程序。這意味著使用新一組的掩膜，因此導(dǎo)致相對(duì)高的成本和冗長(zhǎng)的操作。

為了提供集成電路設(shè)計(jì)的靈活性，隨機(jī)存取存儲(chǔ)器(RAM)用于存儲(chǔ)控制電路的應(yīng)用程序。應(yīng)用程序的錯(cuò)誤可在RAM中被改正，然后經(jīng)更正的程序可被發(fā)送至ROM以完成集成電路。相比于改變ROM構(gòu)造，使用附加的RAM可節(jié)省時(shí)間和成本。然而，附加的RAM不可避免地會(huì)占用一定空間或面積，這增大了集成電路的尺寸。此外，需要附加的外圍電路以控制或支持附加的RAM，這使電路設(shè)計(jì)和電源管理復(fù)雜化。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體集成電路，包括：襯底；第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管的每一個(gè)均具有在在所述襯底中的源極區(qū)域、漏極區(qū)域以及在所述襯底上的柵極區(qū)域；第一圖案化的導(dǎo)電層，位于所述第一晶體管和所述第二晶體管上方且具有第一部分和第二部分，所述第一圖案化的導(dǎo)電層的第一部分電連接至所述第一晶體管的漏極區(qū)域，所述第一圖案化的導(dǎo)電層的第二部分電連接至所述第二晶體管的漏極區(qū)域，所述第一圖案化的導(dǎo)電層的第一部分和第二部分彼此隔離；第二圖案化的導(dǎo)電層，位于所述第一圖案化的導(dǎo)電層上方；存儲(chǔ)元件，位于所述第一圖案化的導(dǎo)電層的第一部分與所述第二圖案化的導(dǎo)電層之間；以及第一導(dǎo)電元件，位于所述第一圖案化的導(dǎo)電層的第二部分與所述第二圖案化的導(dǎo)電層之間。

根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體集成電路，包括：襯底；第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管的每一個(gè)均具有在所述襯底中的源極區(qū)域、漏極區(qū)域以及在所述襯底上的柵極區(qū)域；第一圖案化的導(dǎo)電層，位于所述第一晶體管和所述第二晶體管上方且至少具有第一部分和第二部分，所述第一圖案化的導(dǎo)電層的第一部分電連接至所述第一晶體管的漏極區(qū)域，所述第一圖案化的導(dǎo)電層的第二部分電連接至所述第二晶體管的漏極區(qū)域，所述第一圖案化的導(dǎo)電層的第一部分和第二部分彼此隔離；第二圖案化的導(dǎo)電層，位于所述第一圖案化的導(dǎo)電層上方；以及存儲(chǔ)元件，位于所述第一圖案化的導(dǎo)電層的第一部分與所述第二圖案化的導(dǎo)電層之間，其中，所述第一圖案化的導(dǎo)電層的第二部分的至少一部分與所述第二圖案化的導(dǎo)電層隔離。

根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體集成電路，包括：襯底；第一晶體管，具有在所述襯底中的源極區(qū)域、漏極區(qū)域以及在所述襯底上的柵極區(qū)域；第一圖案化的導(dǎo)電層，電連接至所述第一晶體管的漏極區(qū)域，所述第一圖案化的導(dǎo)電層包括第一區(qū)段、第二區(qū)段和可熔器件。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚地討論，各個(gè)部件的尺寸可以任意地增加或減少。

圖1A是示出了根據(jù)一些實(shí)施例的集成電路的框圖。

圖1B是示出了如在圖1A中示出的存儲(chǔ)器件的存儲(chǔ)單元的示意圖。

圖1C是示出了如在圖1B中示出的存儲(chǔ)單元的陣列的示意圖。