[發明專利]刻蝕設備以及用于去除晶背邊緣薄膜的晶背邊緣刻蝕方法

有效

• 申請號: 201610776793.5
• 申請日: 2016-08-30
• 公開（公告）號: CN106206236B
• 公開（公告）日: 2018-05-04
• 發明（設計）人: 范榮偉;陳宏璘;龍吟;王愷
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01J37/32
• 分類號: H01J37/32;H01L21/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 智云

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種用于去除晶背邊緣薄膜的晶背邊緣刻蝕方法。

背景技術

隨著集成電路工藝的發展，半導體工藝也越來越復雜，很多新工藝被引入，比如原子層薄膜沉積工藝，因其良好的階梯覆蓋率等優點在28nm以下產品被廣泛應用。

然而，原子層氧化物薄膜沉積由于其工藝與機臺特性，容易在晶背邊緣沉積多余的氧化物薄膜，這層多余的氧化物薄膜會對晶背的整體薄膜結構產生巨大影響，并導致晶圓在后段工藝多層金屬工藝后，導致晶圓邊緣與晶圓中心區域厚度的巨大差異，進而產生光刻倒膠與散焦等問題，對良率造成巨大影響。在某些情況下，晶背邊緣位置與中心位置氧化物薄膜厚度會存在明顯差異。造成此問題的原因是，當晶圓被基座上的晶圓支撐栓頂起后，等離子體會通過基座和墊圈之間的空隙，擴散到被頂起的晶圓背后邊緣區域，進而生長氧化物薄膜。

針對以上問題，需要經過復雜的工藝步驟才能克服其對后續工藝的影響，大大增加了工藝復雜度，同時會產生一些負面效果。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種晶背邊緣刻蝕方法，能夠有效地去除原子層沉積工藝過程中生長到晶背邊緣位置的氧化物薄膜，避免后續造成的良率損失，為半導體良率提升提供保障。

為了實現上述技術目的，根據本發明，提供了一種刻蝕設備，包括：上屏蔽擋板、側面屏蔽擋板以及底部屏蔽擋板；其中，上屏蔽擋板覆蓋在將被刻蝕的晶圓的上表面；側面屏蔽擋板覆蓋在將被刻蝕的晶圓的側表面；底部屏蔽擋板布置在用于支撐將被刻蝕的晶圓的基座的側部，使得基座與底部屏蔽擋板一起覆蓋了將被刻蝕的晶圓的下表面的中心區域。

優選地，上屏蔽擋板、側屏蔽擋板和底部屏蔽擋板三者相互單獨運動。

優選地，上屏蔽擋板、側屏蔽擋板和底部屏蔽擋板分別與晶圓的上表面、晶圓的側表面以及晶圓的下表面的距離是可調整的。

優選地，底部屏蔽擋板的大小是可調整的而且是可更換的。

而且，為了實現上述技術目的，根據本發明，提供了一種用于去除晶背邊緣薄膜的晶背邊緣刻蝕方法，其特征在于包括：

第一步驟：對晶圓執行原子層氧化物薄膜沉積；

第二步驟：將原子層氧化物薄膜沉積后的晶圓布置到晶背邊緣刻蝕機臺中；

第三步驟：在晶背邊緣刻蝕機臺中執行刻蝕以去除晶背薄膜。

優選地，在第二步驟中，利用上屏蔽擋板覆蓋將被刻蝕的晶圓的上表面；利用側面屏蔽擋板覆蓋將被刻蝕的晶圓的側表面；將底部屏蔽擋板布置在用于支撐將被刻蝕的晶圓的基座的側部，使得基座與底部屏蔽擋板一起覆蓋了將被刻蝕的晶圓的下表面的中心區域。

優選地，上屏蔽擋板、側屏蔽擋板和底部屏蔽擋板三者相互單獨運動。

優選地，上屏蔽擋板、側屏蔽擋板和底部屏蔽擋板分別與晶圓的上表面、晶圓的側表面以及晶圓的下表面的距離是可調整的。

優選地，底部屏蔽擋板的大小是可調整的而且是可更換的。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1示意性地示出了原子層沉積工藝機臺晶圓放置部件俯視示意圖。

圖2示意性地示出了等離子體擴散到晶背邊緣區域側面示意圖。

圖3示意性地示出了根據本發明優選實施例的晶背邊緣刻蝕機臺設置示意圖。

圖4示意性地示出了根據本發明優選實施例的用于去除晶背邊緣薄膜的晶背邊緣刻蝕方法的流程圖。

需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。

本發明通過在原子層沉積薄膜沉積工藝后，增加晶圓背面邊緣刻蝕的方式，去除晶圓背面邊緣區域的薄膜，進而避免簡化后續的工藝流程并改善良率。本發明能有效地去除原子層沉積工藝過程中生長到晶背邊緣位置的氧化物薄膜，避免后續造成的良率損失，為半導體良率提升提供保障。

如圖1和圖2所示，造成晶背邊緣區域多余氧化物沉積的根本原因是等離子體會無任何阻礙的擴散到晶背邊緣區域，從而沉積上氧化物薄膜。由于原子層沉積過程中，晶圓被6個晶圓支撐拴頂起約3mm，等離子體通過墊圈與晶圓間的空隙鉆入晶圓背面，導致晶背有原子層氧化物生成。