[發(fā)明專利]一種LDMOS晶體管結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201610765144.5
• 申請日: 2016-08-30
• 公開（公告）號: CN107785423B
• 公開（公告）日: 2021-05-07
• 發(fā)明（設(shè)計(jì)）人: 王偉;江宇雷;陳玉華;魏琰
• 申請（專利權(quán)）人: 中芯國際集成電路制造（北京）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/40
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 劉星

本發(fā)明提供一種LDMOS晶體管結(jié)構(gòu)，包括：半導(dǎo)體襯底；位于所述半導(dǎo)體襯底內(nèi)且分立設(shè)置的第一漂移區(qū)及第二漂移區(qū)；位于所述第一漂移區(qū)內(nèi)的源極及位于所述第二漂移區(qū)內(nèi)的漏極；位于所述半導(dǎo)體襯底上且兩側(cè)分別與所述第一漂移區(qū)、第二漂移區(qū)接觸的柵極結(jié)構(gòu)；位于所述第一漂移區(qū)中并將所述源極與所述柵極結(jié)構(gòu)隔離的第一隔離結(jié)構(gòu)；位于所述第二漂移區(qū)中并將所述漏極與所述柵極結(jié)構(gòu)隔離的第二隔離結(jié)構(gòu)；其中：所述第一隔離結(jié)構(gòu)與第二隔離結(jié)構(gòu)上均設(shè)有浮置場板。本發(fā)明在源?柵、漏?柵之間的隔離結(jié)構(gòu)上設(shè)置了一個(gè)或多個(gè)浮置場板，可以增大耗盡區(qū)域面積并減少碰撞電離，從而獲得更高的擊穿電壓及飽和漏電流I_dsat，并且不會(huì)惡化器件的柵漏電容C_gd及柵源電容C_gs。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體集成電路領(lǐng)域，涉及一種LDMOS晶體管結(jié)構(gòu)。

背景技術(shù)

液晶顯示器(Liquid Crystal Display，LCD)是當(dāng)前發(fā)展前景很好的顯示器件，比較常用的LCD器件為STN(超扭曲型)和TFT(薄膜晶體管型)。基于SPOCULL(Smic polycontact ultra low leakage)技術(shù)的工藝平臺瞄準(zhǔn)LCD驅(qū)動(dòng)市場，具有很好的應(yīng)用前景。SPOCULL技術(shù)的特點(diǎn)是采用多晶硅連接層覆蓋有源區(qū)的方式取代傳統(tǒng)的金屬連接，可以實(shí)現(xiàn)更小的芯片面積。

橫向擴(kuò)散金屬氧化物半導(dǎo)體晶體管(Lateral Diffusion MOS，LDMOS)，由于具備高擊穿電壓，與CMOS工藝兼容的特性，被廣泛應(yīng)用于功率器件中。與傳統(tǒng)MOS晶體管相比，LDMOS器件在漏區(qū)與柵極之間至少有一個(gè)隔離結(jié)構(gòu)。LDMOS接高壓時(shí)，通過較低濃度的漂移區(qū)來承受較高的電壓降，獲得高擊穿電壓的目的。32V LDMOS是LCD驅(qū)動(dòng)中關(guān)鍵的開關(guān)(switch)器件。

現(xiàn)有技術(shù)中，LDMOS結(jié)構(gòu)中通常存在兩個(gè)電場高峰，一個(gè)位于隔離結(jié)構(gòu)的左下角，另一個(gè)位于隔離結(jié)構(gòu)的右下角。只要任意一個(gè)電場高峰超過器件的臨界電場，就會(huì)導(dǎo)致雪崩擊穿。

因此，如何提供一種新的LDMOS晶體管結(jié)構(gòu)，以改善電場分布，進(jìn)一步提高LDMOS器件的擊穿電壓，成為本領(lǐng)域技術(shù)人員亟待解決的一個(gè)重要技術(shù)問題。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種L-DMOS晶體管結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中LDMOS結(jié)構(gòu)容易產(chǎn)生雪崩擊穿的問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種LDMOS晶體管結(jié)構(gòu)，所述LDMOS晶體管結(jié)構(gòu)包括：

半導(dǎo)體襯底；

位于所述半導(dǎo)體襯底內(nèi)且分立設(shè)置的第一漂移區(qū)及第二漂移區(qū)；

位于所述第一漂移區(qū)內(nèi)的源極及位于所述第二漂移區(qū)內(nèi)的漏極；

位于所述半導(dǎo)體襯底上且兩側(cè)分別與所述第一漂移區(qū)、第二漂移區(qū)接觸的柵極結(jié)構(gòu)；

位于所述第一漂移區(qū)中并將所述源極與所述柵極結(jié)構(gòu)隔離的第一隔離結(jié)構(gòu)；位于所述第二漂移區(qū)中并將所述漏極與所述柵極結(jié)構(gòu)隔離的第二隔離結(jié)構(gòu)；其中：

所述第一隔離結(jié)構(gòu)與第二隔離結(jié)構(gòu)上均設(shè)有浮置場板。

可選地，所述第一隔離結(jié)構(gòu)與第二隔離結(jié)構(gòu)上均只設(shè)有一個(gè)浮置場板。

可選地，所述浮置場板的寬度大于或等于所述第一、第二隔離結(jié)構(gòu)寬度的三分之一。

可選地，所述第一隔離結(jié)構(gòu)與第二隔離結(jié)構(gòu)上均設(shè)有多個(gè)分立設(shè)置的浮置場板。

可選地，所述第一隔離結(jié)構(gòu)上的浮置場板數(shù)量為2-10，所述第二隔離結(jié)構(gòu)上的浮置場板數(shù)量為2-10。

可選地，各浮置場板的寬度相等或不相等；各相鄰兩個(gè)浮置場板之間的距離相等或不相等。