[發明專利]重布線路結構

有效

• 申請號: 201610757064.5
• 申請日: 2016-08-30
• 公開（公告）號: CN107195618B
• 公開（公告）日: 2020-08-04
• 發明（設計）人: 李宗徽;郭宏瑞;何明哲;黃子蕓
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L23/528;H01L21/768
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

一種重布線路結構，電性連接于位于其下方的至少一導體。重布線路結構包括介電層、對位標記及重布導電層。介電層覆蓋導體且包括用來暴露該導體的至少一接觸開口。對位標記配置在介電層上，對位標記包括位于介電層上的基部及位于基部上的凸出部，其中凸出部的最大厚度與基部的厚度的比值小于25％。重布導電層配置在介電層上，重布導電層包括導通孔，且導通孔通過接觸開口電性連接至導體。

技術領域

本發明的實施例涉及一種線路結構，尤其涉及一種重布線路結構。

背景技術

由于不同電子組件(例如是晶體管、二極管、電阻、電容等)的集成密度持續地增進，半導體工業經歷了快速成長。大部分而言，集成密度的增進是來自于最小特征尺寸(feature size)上不斷地縮減，這允許更多的較小組件整合到給定區域內。較小的電子組件會需要面積比以往的封裝更小的較小封裝。半導體組件的其中一部分較小型式的封裝包括有四面扁平封裝(quad flat packages，QFPs)、引腳陣列封裝(pin grid array，PGA)、球柵陣列封裝(ball grid array，BGA)等等。

目前，整合扇出型封裝(integrated fan-out package)由于其密實度而趨于熱門，在整合扇出型封裝中，重布線路結構的形成在封裝過程中扮演著重要的角色。

發明內容

本發明一實施例的一種重布線路結構，電性連接于位于其下方的至少一導體。重布線路結構包括介電層、對位標記及重布導電層。介電層覆蓋導體且包括用來暴露該導體的至少一接觸開口。對位標記配置在介電層上，對位標記包括位于介電層上的基部及位于基部上的凸出部，其中凸出部的最大厚度與基部的厚度的比值小于25％。重布導電層配置在介電層上，重布導電層包括導通孔，且導通孔通過接觸開口電性連接至導體。

附圖說明

圖1至15是依照本發明的一些實施例的重布線路結構的制造流程示意圖。

附圖標記說明：

α1：第一鈍角；

α2：第二鈍角；

α3：第三鈍角；

α4：第四鈍角；

A、A’：最小距離；

B、B’：深度；

C1、C’：直徑；

C：載具；

D：厚度；

DB：剝離層；

DI：介電層；

DP、DP’：凹陷；

E：最大厚度；

O1、O2、O3、O4、O5：接觸開口；

PR：圖案化光刻膠層；

TV：導電穿孔；

TR：溝渠；

RDL：重布線路結構；

100：集成電路；

100a：有源表面；

102：接墊；

104：鈍化層；

110：導電柱；

120、120’：保護層；

130：絕緣材料；

130’：絕緣包封體；

140：介電層；

150：種子層；