[發明專利]一種高速任意波形產生電路

在審

• 申請號: 201610747633.8
• 申請日: 2016-08-30
• 公開（公告）號: CN107783590A
• 公開（公告）日: 2018-03-09
• 發明（設計）人: 馬曉偉
• 申請（專利權）人: 馬曉偉
• 主分類號: G06F1/02
• 分類號: G06F1/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高速任意波形產生電路，其特征是：高速任意波形產生電路由時鐘電路、DAC電路、AD9739同步電路、DAC變壓器耦合電路、DAC放大器輸出電路組成。

2.根據權利要求1所述的一種高速任意波形產生電路，其特征是：所述時鐘電路共有兩路DAC，每路DAC均工作在>=1GSPS的轉換速率下，系統采用ADF4350作為系統時鐘源，再通過專用時鐘扇出芯片ADCLK946實現多路時鐘信號輸出，同時驅動兩路DAC。

3.根據權利要求1所述的一種高速任意波形產生電路，其特征是：所述的DAC電路中，ADF4350與ADCLK946采用交流耦合方式連接，在ADCLK946輸入端將VT和VREF信號通過一個電容連接到地實現100歐的差分端接ADF4350的一對差分輸出直接用過隔直電容耦合到輸入端。

4.根據權利要求1所述的一種高速任意波形產生電路，其特征是：所述的DAC電路輸出端需要采用下拉電阻將輸出信號拉低以產生低電平信號，ADCLK946與AD9739之間時鐘信號線采用100歐差分帶狀線設計。

5.根據權利要求1所述的一種高速任意波形產生電路，其特征是：所述AD9739同步電路中，兩路DAC主時鐘DAC_ CLK信號通過ADCLK946扇出實現同步，兩片DAC的DCO時鐘信號分別接到FPGA的FPLL時鐘引腳上，直接用于DAC接口數據的產生。

6.根據權利要求1所述的一種高速任意波形產生電路，其特征是：所述DAC變壓器耦合輸出在采用變壓器輸出結構時，先將DAC差分電流輸出轉換為電壓，再驅動變壓器初級線圈，將差分信號轉換為單端信號。

7.根據權利要求1所述的一種高速任意波形產生電路，其特征是：所述DAC放大器輸出電路采用運算放大器作為輸出級電路，DAC輸出電流首先通過輸出端電阻轉換為電壓，再把電壓信號進行放大。

8.根據權利要求1所述的一種高速任意波形產生電路，其特征是：所述DAC放大器輸出電路中，在輸出端，共模電壓可以通過VOCM進行設置，輸出信號通過串接電阻可以與傳輸線阻抗進行匹配。