[發明專利]雙重圖形化的方法

有效

• 申請號: 201610738863.8
• 申請日: 2016-08-26
• 公開（公告）號: CN107785252B
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 王彥;張城龍;張海洋
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/308
• 分類號: H01L21/308
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

一種雙重圖形化的方法，包括：在核心層頂部和側壁上、以及第二區域的基底上形成側墻層；在第二子區域的側墻層上形成犧牲層；對所述犧牲層頂部以及側墻層頂部進行平坦化處理，暴露出所述核心層頂部；采用第一刻蝕工藝，刻蝕所述犧牲層以及核心層，使得剩余核心層頂部與所述第二子區域剩余犧牲層頂部齊平；采用第二刻蝕工藝，刻蝕去除所述剩余核心層，且還刻蝕去除位于所述第二子區域的側墻層，暴露出所述第一區域基底以及第二子區域基底；以所述第一子區域的側墻層為掩膜刻蝕所述基底，形成目標圖形。本發明減小了目標圖形兩側的剩余基底表面高度差值，提高了形成的目標圖形質量。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種雙重圖形化的方法。

背景技術

半導體技術在摩爾定律的驅動下持續地朝更小的工藝節點邁進。隨著半導體技術的不斷進步，器件的功能不斷強大，但是半導體制造難度也與日俱增。光刻技術是半導體制造工藝中最為關鍵的生產技術，隨著半導體工藝節點的不斷減小，現有的光源光刻技術已經無法滿足半導體制造的需求，超紫外光光刻技術(EUV)、多波束無掩膜技術和納米壓印技術成為下一代光刻候選技術的研究熱點。但是上述的下一代光刻候選技術仍然存在有不便與缺陷，亟待加以進一步的改進。

當摩爾定律繼續向前延伸的腳步不可逆轉的時候，雙重圖形化(DP：Double-Patterning)技術無疑成為了業界的最佳選擇之一，雙重圖形化技術只需要對現有的光刻基礎設施進行很小的改動，就可以有效地填補更小節點的光刻技術空白，改進相鄰半導體圖形之間的最小間距(pitch)。雙重圖形化技術的原理是將一套高密度的圖形分解成兩套分立的、密度低一些的圖形，然后將它們制備到晶圓上。現有技術的雙重圖形化技術主要有：自對準雙重圖形化(SADP：Self-Aligned Double-Patterning)、二次光刻和刻蝕工藝(LELE：Litho-Eth-Litho-Eth)。由于自對準雙重圖形化工藝更為簡單，成本更低，因此，在半導體器件的形成工藝中多采用自對準雙重圖形化工藝。

然而，現有技術中采用雙重圖形化的方法刻蝕基底，刻蝕后基底內形成的目標圖形質量差，影響形成的半導體結構的性能和良率。

發明內容

本發明解決的問題是提供一種雙重圖形化的方法，改善形成的目標圖形的質量。

為解決上述問題，本發明提供一種雙重圖形化的方法，包括：提供基底，所述基底包括依次間隔排列的第一區域和第二區域，所述第二區域包括緊挨相鄰第一區域的第一子區域、以及位于相鄰第一子區域之間的第二子區域，其中，所述第一區域的基底上形成有核心層；在所述核心層頂部和側壁上、以及第二區域的基底上形成側墻層，所述第一子區域的側墻層位于所述核心層側壁上，所述第二子區域的側墻層頂部低于所述核心層頂部，且所述第二子區域的側墻層底部低于所述核心層底部；在所述第二子區域的側墻層上形成犧牲層，且所述犧牲層頂部高于所述核心層頂部或與所述核心層頂部齊平；對所述犧牲層頂部以及側墻層頂部進行平坦化處理，去除高于所述核心層頂部的犧牲層以及側墻層，暴露出所述核心層頂部；采用第一刻蝕工藝，刻蝕所述犧牲層以及核心層，使得剩余核心層頂部與所述第二子區域剩余犧牲層頂部齊平；采用第二刻蝕工藝，刻蝕去除所述剩余核心層，且還刻蝕去除位于所述第二子區域的側墻層，暴露出所述第一區域基底以及第二子區域基底；以所述第一子區域的側墻層為掩膜刻蝕所述基底，形成目標圖形。

可選的，在平行于所述基底表面方向上，所述第一區域的寬度尺寸與所述第二子區域的寬度尺寸相同。

可選的，所述第一刻蝕工藝中，刻蝕去除全部厚度的所述犧牲層，使得剩余核心層頂部與所述第二子區域側墻層頂部齊平。

可選的，所述第一刻蝕工藝中，刻蝕去除部分厚度的所述犧牲層，使得剩余核心層頂部與所述第二子區域剩余犧牲層頂部齊平。

可選的，在所述第一刻蝕工藝之后，所述第二子區域剩余犧牲層的厚度范圍為100埃～200埃。