[發(fā)明專利]半導(dǎo)體器件結(jié)構(gòu)及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610729667.4
• 申請(qǐng)日: 2016-08-26
• 公開（公告）號(hào): CN106887455B
• 公開（公告）日: 2020-04-07
• 發(fā)明（設(shè)計(jì)）人: 方琮閔;王智麟;郭康民
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L29/423
• 分類號(hào): H01L29/423;H01L21/28
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括具有第一源極區(qū)域、第二源極區(qū)域、第一漏極區(qū)域、和第二漏極區(qū)域的襯底。半導(dǎo)體器件結(jié)構(gòu)包括位于襯底上方并且介于第一源極區(qū)域和第一漏極區(qū)域之間的第一柵極結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括位于襯底上方并且介于第二源極區(qū)域和第二漏極區(qū)域之間的第二柵極結(jié)構(gòu)。第一柵極結(jié)構(gòu)的第一厚度大于第二柵極結(jié)構(gòu)的第二厚度。第一柵極結(jié)構(gòu)的第一柵極寬度小于第二柵極結(jié)構(gòu)的第二柵極寬度。本發(fā)明的實(shí)施例還提供了半導(dǎo)體器件結(jié)構(gòu)的形成方法。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例涉及半導(dǎo)體領(lǐng)域，更具體地涉及半導(dǎo)體器件結(jié)構(gòu)及其形成方法。

背景技術(shù)

在諸如個(gè)人電腦、手機(jī)、數(shù)碼相機(jī)、和其它電子設(shè)備的各種電子應(yīng)用中使用半導(dǎo)體器件。半導(dǎo)體器件通常通過在半導(dǎo)體襯底上方依次沉積絕緣層或介電層、導(dǎo)電層、和半導(dǎo)體層、并且使用光刻圖案化各種材料層以形成電路組件和元件制造。

提高半導(dǎo)體器件性能的重要驅(qū)動(dòng)因素之一是電路的更高水平的集成。這是通過小型化或縮小給定的芯片上的器件尺寸實(shí)現(xiàn)的。容差在能夠縮小芯片的尺寸方面起著重要的作用。

然而，盡管形成半導(dǎo)體器件的現(xiàn)有的制造工藝一般都足夠用于其預(yù)期目的，但是隨著器件不斷按比例縮小，它們沒有在所有方面都完全令人滿意。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提供一種半導(dǎo)體器件結(jié)構(gòu)，包括：襯底，所述襯底具有第一源極區(qū)域、第二源極區(qū)域、第一漏極區(qū)域和第二漏極區(qū)；第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)位于所述襯底上方并且介于所述第一源極區(qū)域和所述第一漏極區(qū)域之間；以及第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)位于所述襯底上方并且介于所述第二源極區(qū)域和所述第二漏極區(qū)域之間，其中，所述第一柵極結(jié)構(gòu)的第一厚度大于所述第二柵極結(jié)構(gòu)的第二厚度，并且所述第一柵極結(jié)構(gòu)的第一柵極寬度小于所述第二柵極結(jié)構(gòu)的第二柵極寬度。

本發(fā)明的實(shí)施例還提供一種半導(dǎo)體器件結(jié)構(gòu)，包括：襯底，所述襯底具有第一源極區(qū)域、第二源極區(qū)域、第一漏極區(qū)域和第二漏極區(qū)域；第一柵極堆疊件，所述第一柵極堆疊件位于所述襯底上方并且介于所述第一源極區(qū)域和所述第一漏極區(qū)域之間；第二柵極堆疊件，所述第二柵極堆疊件位于所述襯底上方并且介于所述第二源極區(qū)域和所述第二漏極區(qū)域之間，其中，所述第一柵極堆疊件的第一柵極寬度小于所述第二柵極堆疊件的第二柵極寬度；第一間隔件，所述第一間隔件圍繞所述第一柵極堆疊件；以及第二間隔件，所述第二間隔件圍繞所述第二柵極堆疊件，其中，所述第一間隔件的第一厚度大于所述第二間隔件的第二厚度。

本發(fā)明的實(shí)施例還提供一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括：在襯底上方形成導(dǎo)電層，其中，所述導(dǎo)電層具有第一厚部和比所述第一厚部薄的第一薄部；在所述導(dǎo)電層上方形成第一掩模層，其中，所述第一掩模層具有第一帶狀部和第二帶狀部，所述第二帶狀部比所述第一帶狀部寬，所述第一帶狀部位于所述第一厚部上方，并且所述第二帶狀部位于所述第一薄部上方；以及實(shí)施第一各向異性蝕刻工藝以去除由所述第一掩模層暴露的所述導(dǎo)電層。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的實(shí)施例。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1A至圖1J是根據(jù)一些實(shí)施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的工藝的各個(gè)階段的俯視圖。

圖1A-1至圖1J-1是根據(jù)一些實(shí)施例的示出了分別沿著圖1A至圖1J中的截面線Ⅰ-Ⅰ’的半導(dǎo)體器件結(jié)構(gòu)的截面圖。

圖1C-2至圖1D-2是根據(jù)一些實(shí)施例的示出了分別沿著圖1C至圖1D中的截面線Ⅱ-Ⅱ’的半導(dǎo)體器件結(jié)構(gòu)的截面圖。

圖1C-3至圖1D-3是根據(jù)一些實(shí)施例的示出了分別沿著圖1C至圖1D中的截面線Ⅲ-Ⅲ’的半導(dǎo)體器件結(jié)構(gòu)的截面圖。

圖2A是根據(jù)一些實(shí)施例的圖1B的半導(dǎo)體器件結(jié)構(gòu)的透視圖。