[發明專利]半導體結構和形成半導體結構的方法

在審

• 申請號: 201610729357.2
• 申請日: 2016-08-26
• 公開（公告）號: CN106803493A
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 李智銘;廖宏哲;莊坤蒼;陸為中
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528;H01L23/532
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明的實施例涉及集成電路器件，更具體地，涉及半導體結構和形成半導體結構的方法。

背景技術

隨著對半導體制造中的微型化和性能的需求量增加，在半導體襯底上制造的導體的密度越來越高，導致導體之間的間距或谷變窄。

一般地，在導體和導體之間的谷上方施加鈍化材料。然而，變窄的谷增加了用鈍化材料填充谷的難度，這經常影響隨后的光刻膠的施加并且從而影響光刻工藝。半導體結構上的導體之間的間隔和絕緣成為半導體制造中的關鍵問題。

發明內容

本發明的實施例提供了一種用于制造半導體結構的方法，所述方法包括：接收其上具有彼此鄰近的兩段導體的襯底以及位于所述兩段導體之間的谷；用第一鈍化材料填充所述谷以形成鈍化谷；施加上覆所述兩段導體和所述鈍化谷并且位于所述襯底上方的第二鈍化材料；以及去除上覆所述兩段導體和所述鈍化谷的所述第二鈍化材料以及位于所述襯底上方但沒有與所述兩段導體和所述鈍化谷接觸的所述第二鈍化材料。

本發明的另一實施例提供了一種用于制造半導體結構的方法，所述方法包括：接收其上具有彼此鄰近的兩段導體的襯底以及位于所述兩段導體之間的谷；用第一鈍化材料填充所述谷和所述兩段導體的頂面，其中，位于所述谷中的所述第一鈍化材料形成鈍化谷，并且位于所述兩段導體和所述鈍化谷的所述頂面上的所述第一鈍化材料形成鈍化膜；施加上覆所述鈍化膜并且位于所述襯底上方的第二鈍化材料；以及去除所述鈍化膜、上覆所述鈍化膜的所述第二鈍化材料以及位于所述襯底上方但沒有與所述兩段導體和所述鈍化谷接觸的所述第二鈍化材料。

本發明的又一實施例提供了一種半導體結構，包括：襯底，其上具有彼此鄰近的兩段導體；谷，位于所述兩段導體之間；鈍化側壁快，覆蓋所述兩段導體和所述谷的側面。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據一些實施例的半導體結構的截面圖。

圖2是根據一些實施例的形成半導體結構的工藝流程圖。

圖3A至圖3D是根據一些實施例的處于用于形成半導體結構的方法的各個階段的截面圖。

圖4是根據一些實施例的形成半導體結構的另一工藝流程圖。

圖5A至圖5D是根據一些實施例的處于用于形成半導體結構的另一方法的各個階段的截面圖。

具體實施方式

以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實例。此外，本發明可在各個實施例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

除非上下文另有明確規定，否則單數形式“一”、“一個”和“這”包括復述指代。因此，除非上下文清楚地說明，否則形貌區域包括具有兩個或多個這樣的形貌區域的方面。而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)原件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作出相應的解釋。

雖然本發明通過參考半導體結構的形成說明，但是應該理解，這個能同樣地適用于在襯底的表面上可以有利地形成半導體結構的任何光刻制造工藝。

上述提到的，形成具有按比例縮小的尺寸和按比例增大的集成電路的密度的集成電路器件變得越來越有挑戰性。隨著集成電路密度的增加，下面的導體相應地更緊密地對齊，致使兩段導體之間的間距更窄。

為了精細地隔離和保護導體或導線，具有介電特性的鈍化層通常覆蓋在導線上和線之間的間隔或谷上。導線上的鈍化層的覆蓋是另一個問題，其覆蓋率較差為40％。