[發(fā)明專(zhuān)利]用于半導(dǎo)體中段制程(MEOL)工藝的方法和結(jié)構(gòu)有效
| 申請(qǐng)?zhí)枺?/td> | 201610729204.8 | 申請(qǐng)日: | 2016-08-26 |
| 公開(kāi)(公告)號(hào): | CN106711042B | 公開(kāi)(公告)日: | 2019-09-06 |
| 發(fā)明(設(shè)計(jì))人: | 呂志偉;李忠儒;黃建樺;沈香谷;陳昭誠(chéng) | 申請(qǐng)(專(zhuān)利權(quán))人: | 臺(tái)灣積體電路制造股份有限公司 |
| 主分類(lèi)號(hào): | H01L21/336 | 分類(lèi)號(hào): | H01L21/336;H01L21/768 |
| 代理公司: | 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409 | 代理人: | 章社杲;李偉 |
| 地址: | 中國(guó)臺(tái)*** | 國(guó)省代碼: | 中國(guó)臺(tái)灣;71 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 半導(dǎo)體 中段 meol 工藝 方法 結(jié)構(gòu) | ||
1.一種形成半導(dǎo)體器件的方法,所述方法包括:
提供前體,所述前體包括:
襯底,具有第一區(qū)域和第二區(qū)域,其中,所述第一區(qū)域包括絕緣體并且所述第二區(qū)域包括晶體管的源極區(qū)域、漏極區(qū)域和溝道區(qū)域;
第一柵極堆疊件和第二柵極堆疊件,位于所述絕緣體上方;
第三柵極堆疊件,位于所述溝道區(qū)域上方;和
第一介電層,位于所述第一柵極堆疊件、所述第二柵極堆疊件和所述第三柵極堆疊件上方;
使所述第一介電層部分地凹進(jìn),以形成凹進(jìn)的第一介電層;
在凹進(jìn)的第一介電層上方形成第二介電層;以及
在所述第二介電層上方形成接觸蝕刻停止(CES)層。
2.根據(jù)權(quán)利要求1所述的方法,還包括:
在所述CES層上方形成層間介電(ILD)層;
在所述第二柵極堆疊件和所述第三柵極堆疊件上方的所述ILD層中分別蝕刻第一孔洞和第二孔洞;
通過(guò)所述第一孔洞和所述第二孔洞蝕刻所述CES層和所述第二介電層以暴露所述第二柵極堆疊件和所述第三柵極堆疊件上方的所述凹進(jìn)的第一介電層;
蝕刻所述第一區(qū)域中的所述ILD層以暴露所述CES層;
蝕刻所述第一區(qū)域中的所述CES層以暴露所述第二介電層;以及
蝕刻所述凹進(jìn)的第一介電層以暴露所述第二柵極堆疊件和所述第三柵極堆疊件,而所述第一柵極堆疊件保持由所述凹進(jìn)的第一介電層和位于所述凹進(jìn)的第一介電層上方的所述第二介電層覆蓋。
3.根據(jù)權(quán)利要求2所述的方法,其中,在所述半導(dǎo)體器件的比蝕刻所述第二孔洞的區(qū)具有更小的柵極通孔間距的區(qū)中蝕刻所述第一孔洞。
4.根據(jù)權(quán)利要求2所述的方法,其中,在所述半導(dǎo)體器件的比蝕刻所述第二孔洞的區(qū)具有更大的柵極通孔間距的區(qū)中蝕刻所述第一孔洞。
5.根據(jù)權(quán)利要求2所述的方法,其中,所述CES層和所述第二介電層的蝕刻包括調(diào)節(jié)至去除所述第二介電層而所述凹進(jìn)的第一介電層保持不變的蝕刻工藝。
6.根據(jù)權(quán)利要求2所述的方法,其中,所述凹進(jìn)的第一介電層的蝕刻包括調(diào)節(jié)至去除所述凹進(jìn)的第一介電層而所述第二介電層保持不變的蝕刻工藝。
7.根據(jù)權(quán)利要求2所述的方法,還包括,在蝕刻所述第一區(qū)域中的所述ILD層之前:
在源極/漏極(S/D)區(qū)域上方的所述ILD層中蝕刻S/D導(dǎo)通孔。
8.根據(jù)權(quán)利要求7所述的方法,其中:
所述前體還包括:
S/D接觸件,位于所述S/D區(qū)域上方;和
第三介電層,位于所述S/D接觸件上方;和
所述第一區(qū)域中的所述CES層的蝕刻包括通過(guò)所述S/D導(dǎo)通孔蝕刻所述CES層和所述第三介電層以暴露所述S/D接觸件。
9.根據(jù)權(quán)利要求8所述的方法,還包括:
在所述第一區(qū)域和所述第二區(qū)域上方沉積金屬層,其中,所述金屬層與所述第二柵極堆疊件和所述第三柵極堆疊件以及所述S/D接觸件電通信,并且其中,所述金屬層通過(guò)至少所述凹進(jìn)的第一介電層和所述第二介電層與所述第一柵極堆疊件電隔離。
10.根據(jù)權(quán)利要求9所述的方法,還包括:
實(shí)施化學(xué)機(jī)械平坦化(CMP)工藝以去除所述金屬層和所述ILD層的部分直至暴露所述第二區(qū)域上方的所述CES層。
11.根據(jù)權(quán)利要求1所述的方法,其中,所述第一介電層的部分地凹進(jìn)將所述第一介電層的厚度減小了10%至90%。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于臺(tái)灣積體電路制造股份有限公司,未經(jīng)臺(tái)灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610729204.8/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。
- 同類(lèi)專(zhuān)利
- 專(zhuān)利分類(lèi)
H01L 半導(dǎo)體器件;其他類(lèi)目中不包括的電固體器件
H01L21-00 專(zhuān)門(mén)適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專(zhuān)門(mén)適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專(zhuān)門(mén)適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專(zhuān)門(mén)適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





