[發(fā)明專利]一種高速DA轉(zhuǎn)換器電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201610714433.2
• 申請(qǐng)日: 2016-08-25
• 公開（公告）號(hào): CN107786207A
• 公開（公告）日: 2018-03-09
• 發(fā)明（設(shè)計(jì)）人: 張桂春
• 申請(qǐng)（專利權(quán)）人: 張桂春
• 主分類號(hào): H03M1/66
• 分類號(hào): H03M1/66
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高速DA轉(zhuǎn)換器電路，其特征是：所述的高速DA轉(zhuǎn)換器電路由電源域轉(zhuǎn)換電路、電平檢測單元電路、電平比較器單元電路、LVDS數(shù)據(jù)延遲單元電路組成。

2. 根據(jù)權(quán)利要求1所述的一種高速DA轉(zhuǎn)換器電路，其特征是：所述電源域轉(zhuǎn)換電路可以較好的實(shí)現(xiàn)電路的數(shù)字控制信號(hào)的電源域轉(zhuǎn)換，將標(biāo)準(zhǔn)的1.8V 電源域轉(zhuǎn)換到電路內(nèi)部所需的3.3V 電源域，從而達(dá)到所有控制信號(hào)在芯片內(nèi)部的協(xié)調(diào)工作。

3. 根據(jù)權(quán)利要求1所述的一種高速DA轉(zhuǎn)換器電路，其特征是：所述的電源域轉(zhuǎn)換電路中，LVDS 偏置模塊的主要功能是將產(chǎn)生整個(gè)LVDS并行數(shù)據(jù)端口的偏置，同時(shí)實(shí)現(xiàn)標(biāo)準(zhǔn)數(shù)字輸入控制信號(hào)的電源域的轉(zhuǎn)換，即將1.8V電源域的數(shù)字信號(hào)轉(zhuǎn)換到3.3V電源域。

4. 根據(jù)權(quán)利要求1所述的一種高速DA轉(zhuǎn)換器電路，其特征是：所述的電平檢測單元電路中，當(dāng)省電模式控制信號(hào)為高電平“1”有效 的時(shí)候，電路處于省電模式工作，輸入信號(hào)被關(guān)掉（無效），直接對(duì)輸出置位outp（0）/outn（1）。

5.根據(jù)權(quán)利要求1所述的一種高速DA轉(zhuǎn)換器電路，其特征是：所述積分掃描控制電路中，當(dāng)負(fù)輸入端比正輸入端高1V時(shí)，其輸出以O(shè).5V/s的速度減小，直到達(dá)到其最小輸出或者正負(fù)輸入端沒有電壓差時(shí)，輸出才保持不變。

6.根據(jù)權(quán)利要求1所述的一種高速DA轉(zhuǎn)換器電路，其特征是：所述電平檢測單元電路中，電路作為比較器，對(duì)輸入信號(hào)與偏置的比較并給出檢測結(jié)果，當(dāng)線路路正常的時(shí)候，2uA左右的電流在輸入差分?jǐn)?shù)據(jù)兩端完全能夠被吸收，輸出正常。

7. 根據(jù)權(quán)利要求1所述的一種高速DA轉(zhuǎn)換器電路，其特征是：所述電平比較器單元電路采用了3V、2V 兩種MOS管，主要是基于輸入、輸出信號(hào)電源域的考慮，3V電源域的信號(hào)采用3V的MOS管，2V電源域的信號(hào)采用2V的MOS管。

8.根據(jù)權(quán)利要求1所述的一種高速DA轉(zhuǎn)換器電路，其特征是：所述LVDS數(shù)據(jù)延遲單元電路主要采用固有邏輯門延時(shí)來設(shè)計(jì)，數(shù)據(jù)傳輸每經(jīng)過一級(jí)邏輯門時(shí)，就會(huì)產(chǎn)生相應(yīng)的延遲時(shí)間，每一級(jí)邏輯門的傳輸延遲時(shí)間即為可編程的延遲最小步距。