[發(fā)明專利]適于流水線ADC的全差分參考電壓產(chǎn)生電路及無線通信設(shè)備

有效

• 申請?zhí)枺?/td>: 201610710476.3
• 申請日: 2016-08-24
• 公開（公告）號: CN106292818B
• 公開（公告）日: 2017-09-08
• 發(fā)明（設(shè)計）人: 晉超超;劉馬良;劉術(shù)彬;朱樟明;楊銀堂
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 西安智萃知識產(chǎn)權(quán)代理有限公司61221
• 代理人: 劉長春

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種適于流水線ADC的全差分參考電壓產(chǎn)生電路及無線通信設(shè)備。

背景技術(shù)

隨著視頻及無線通信技術(shù)的快速發(fā)展，無線通信設(shè)備對模擬數(shù)字轉(zhuǎn)換器(Analog-to-digital converter,簡稱ADC)的性能提出了更為嚴(yán)格的要求。ADC在滿足高速率高精度的情況下還需兼?zhèn)淞己玫慕涣餍阅芎椭蓄l采樣能力。具備流水線結(jié)構(gòu)的ADC即流水線ADC在采樣速率、轉(zhuǎn)換精度、功耗等方面能夠?qū)崿F(xiàn)很好的折衷，因此在高速高精度領(lǐng)域得到了廣泛應(yīng)用。

在流水線ADC中，參考電壓產(chǎn)生電路的作用有兩個：(1)提供各級流水線結(jié)構(gòu)中比較器的閾值電壓；(2)提供乘法余量增益(MultiplyingDigitaltoAnalogConverter,簡稱MDAC)作差時的參考電壓。參考電壓需要非常大的驅(qū)動能力和快速建立到穩(wěn)定狀態(tài)，從而保證MDAC快速建立。隨著流水線ADC的采樣率和精度的不斷提高，參考電壓的性能對ADC的轉(zhuǎn)換性能將產(chǎn)生更為顯著的影響。

現(xiàn)有的參考電壓產(chǎn)生電路常采用兩個單端運算放大器和高速電壓緩沖(buffer)來實現(xiàn)參考電壓的輸出。但是這種結(jié)構(gòu)參考電壓的輸出擺幅有限，且容易受到兩個單端運放各自失調(diào)的影響，從而使輸出參考電壓發(fā)生偏斜。

因此，需要一種新的參考電壓產(chǎn)生電路，具有很好的穩(wěn)定性，并且能夠快速建立到穩(wěn)定狀態(tài)，同時實現(xiàn)參考電壓的高擺幅輸出。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供了一種適于流水線ADC的全差分參考電壓產(chǎn)生電路及無線通信設(shè)備，能夠?qū)崿F(xiàn)較好的電源抑制比(Power Supply Rejection Ratio,簡稱PSRR)，具有很好的穩(wěn)定性，并且能夠快速建立到穩(wěn)定狀態(tài)。同時輸出高擺幅的參考電壓。

本發(fā)明的一個實施例提供了一種適于流水線ADC的全差分參考電壓產(chǎn)生電路10，包括：初始參考電壓輸入端V_REF、電源端VDD、接地端GND、全差分運算放大器A1、第一電平移位器V1、第二電平移位器V2、共模反饋電路CMFB、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6及第一開關(guān)管M1、第二開關(guān)管M2；其中，

所述第一開關(guān)管M1、所述第五電阻R5、所述第六電阻R6及所述第二開關(guān)管M2依次串接于所述電源端VDD與所述接地端GND之間；

所述第一電阻R1及所述第二電阻R2依次串接于所述接地端GND與所述第一開關(guān)管M1和所述第五電阻R5串接形成的節(jié)點處之間；所述第三電阻R3及所述第四電阻R4依次串接于所述初始參考電壓輸入端V_REF與所述第六電阻R6和所述第二開關(guān)管M2串接形成的節(jié)點處之間；

所述全差分運算放大器A1的正輸入端Vin+電連接至所述第一電阻R1和所述第二電阻R2串接形成的節(jié)點A處，其負(fù)輸入端Vin-電連接至所述第三電阻R3和所述第四電阻R4串接形成的節(jié)點B處，其負(fù)輸出端Vout-與所述第一電平移位器V1依次串接至所述第一開關(guān)管M1的控制端，其正輸出端Vout+與所述第二電平移位器V2依次串接至所述第二開關(guān)管M2的控制端；

所述共模反饋電路CMFB的輸入端電連接至所述第五電阻R5和所述第六電阻R6串接形成的節(jié)點C處且其輸出端電連接至所述全差分運算放大器A1。

在本發(fā)明的一個實施例中，所述第一開關(guān)管M1為NMOS管，所述第二開關(guān)管M2為PMOS管。

在本發(fā)明的一個實施例中，所述NMOS管的源端與所述NMOS管的襯底端連接；所述PMOS管的源端與所述PMOS管的襯底端連接。

在本發(fā)明的一個實施例中，還包括第三電容C3及第四電容C4；所述第三電容C1的一端電連接至所述第一開關(guān)管M1的控制端且另一端電連接至所述接地端GND；所述第四電容C4的一端電連接至所述第二開關(guān)管M2的控制端且另一端電連接至所述接地端GND。

在本發(fā)明的一個實施例中，所述全差分運算放大器A1包括：第三開關(guān)管M3、第四開關(guān)管M4、第五開關(guān)管M5、第六開關(guān)管M6、第七開關(guān)管M7、第八開關(guān)管M8、第九開關(guān)管M9、第十開關(guān)管M10、第十一開關(guān)管M11、第十二開關(guān)管M12、第十三開關(guān)管M13、第十四開關(guān)管M14、第十五開關(guān)管M15、第十六開關(guān)管M16、第十七開關(guān)管M17及第十八開關(guān)管M18；其中，