[發明專利]適于流水線ADC的全差分參考電壓產生電路及無線通信設備

有效

• 申請號: 201610710476.3
• 申請日: 2016-08-24
• 公開（公告）號: CN106292818B
• 公開（公告）日: 2017-09-08
• 發明（設計）人: 晉超超;劉馬良;劉術彬;朱樟明;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 西安智萃知識產權代理有限公司61221
• 代理人: 劉長春

1.一種適于流水線ADC的全差分參考電壓產生電路(10)，其特征在于，包括：初始參考電壓輸入端(V_REF)、電源端(VDD)、接地端(GND)、全差分運算放大器(A1)、第一電平移位器(V1)、第二電平移位器(V2)、共模反饋電路(CMFB)、第一電阻(R1)、第二電阻(R2)、第三電阻(R3)、第四電阻(R4)、第五電阻(R5)、第六電阻(R6)及第一開關管(M1)、第二開關管(M2)；其中，所述第一開關管(M1)、所述第五電阻(R5)、所述第六電阻(R6)及所述第二開關管(M2)依次串接于所述電源端(VDD)與所述接地端(GND)之間；

所述第一電阻(R1)及所述第二電阻(R2)依次串接于所述接地端(GND)與所述第一開關管(M1)和所述第五電阻(R5)串接形成的節點處之間；所述第三電阻(R3)及所述第四電阻(R4)依次串接于所述初始參考電壓輸入端(V_REF)與所述第六電阻(R6)和所述第二開關管(M2)串接形成的節點處之間；

所述全差分運算放大器(A1)的正輸入端(Vin+)電連接至所述第一電阻(R1)和所述第二電阻(R2)串接形成的節點(A)處，其負輸入端(Vin-)電連接至所述第三電阻(R3)和所述第四電阻(R4)串接形成的節點(B)處，其負輸出端(Vout-)與所述第一電平移位器(V1)依次串接至所述第一開關管(M1)的控制端，其正輸出端(Vout+)與所述第二電平移位器(V2)依次串接至所述第二開關管(M2)的控制端；

所述共模反饋電路(CMFB)的輸入端電連接至所述第五電阻(R5)和所述第六電阻(R6)串接形成的節點(C)處且其輸出端電連接至所述全差分運算放大器(A1)。

2.根據權利要求1所述的電路(10)，其特征在于，所述第一開關管(M1)為NMOS管，所述第二開關管(M2)為PMOS管。

3.根據權利要求2所述的電路(10)，其特征在于，所述NMOS管的源端與所述NMOS管的襯底端連接；所述PMOS管的源端與所述PMOS管的襯底端連接。

4.根據權利要求1所述的電路(10)，其特征在于，還包括第三電容(C3)及第四電容(C4)；所述第三電容(C3)的一端電連接至所述第一開關管(M1)的控制端且另一端電連接至所述接地端(GND)；所述第四電容(C4)的一端電連接至所述第二開關管(M2)的控制端且另一端電連接至所述接地端(GND)。