[發(fā)明專利]一種壓敏電阻

在審

• 申請?zhí)枺?/td>: 201610686062.1
• 申請日: 2016-08-18
• 公開（公告）號: CN107768055A
• 公開（公告）日: 2018-03-06
• 發(fā)明（設(shè)計）人: 張治成;章俊;石小龍
• 申請（專利權(quán)）人: 成都鐵達電子有限責任公司
• 主分類號: H01C7/102
• 分類號: H01C7/102
• 代理公司: 四川力久律師事務(wù)所51221
• 代理人: 王蕓

技術(shù)領(lǐng)域

本發(fā)明涉及壓敏電阻器領(lǐng)域，特別涉及一種壓敏電阻。

背景技術(shù)

壓敏電阻尺寸小型化是當前壓敏電阻的發(fā)展趨勢，所謂小型化指的是減小壓敏電阻產(chǎn)品體積，性能指標不降低。其中壓敏瓷片上下端面積的減小是最主要途徑，其直接影響壓敏電阻產(chǎn)品安裝高度，瓷片端面積減小就會犧牲產(chǎn)品主要電性能指標，比如8/20us極限電流、電流沖擊穩(wěn)定性等。對于壓敏瓷片端面積減小后提高性能的改進措施主要包括兩個方面，一就是瓷料配方改進，增大壓敏電阻單位面積抗大電流沖擊能力，二就是減小壓敏電阻產(chǎn)品導電層與端面的留邊量，使導電層面積增加，增大壓敏電阻產(chǎn)品抗大電流沖擊能力。

上述第一項改進是每家壓敏電阻廠家都在不斷尋求進步的，第二項改進是在生產(chǎn)工藝上改進，對先進的瓷料配方更能體現(xiàn)其優(yōu)勢。其中壓敏電阻瓷片導電層與端面的的留邊量不能無止境的減小，當留邊量減到一定程度的時候，在壓敏電阻主要電性能指標極限電流測試時，施加產(chǎn)品兩端電壓較高，留邊量減少會出現(xiàn)壓敏兩電極之間爬電距離不夠，極限電流沖擊時容易出現(xiàn)兩電極拉弧，造成產(chǎn)品沖擊前后變化率超標甚至邊緣擊穿，影響產(chǎn)品性能的提高。另外壓敏瓷片在高溫燒結(jié)時，瓷片中的低熔點添加劑溢出揮發(fā)，使瓷片外周表面與內(nèi)部的結(jié)構(gòu)和成分存在差異，導致壓敏瓷片外周表面與瓷體內(nèi)部的導電性能與導熱性能也存在差異，當導電層與端面留邊量減小后，壓敏瓷體外周表面的這種差異導致不利影響加大，影響產(chǎn)品性能指標的提高。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)中所存在的大電流和高電壓使用要求下壓敏電阻尺寸小型化困難的上述不足，提供一種壓敏電阻芯片，通過對壓敏瓷片結(jié)構(gòu)進行改進，使壓敏電阻在制造過程中實現(xiàn)小型化，同時又具有優(yōu)異的電性能。

為了實現(xiàn)上述發(fā)明目的，本發(fā)明提供了以下技術(shù)方案：

一種壓敏電阻芯片，包括壓敏瓷片，所述壓敏瓷片的表面由上端面、下端面和介于上下端面之間的外周表面構(gòu)成，在所述壓敏瓷片介于上下端面之間的外周表面設(shè)有凹槽，所述凹槽是沿外周表面方向延伸的。

本發(fā)明通過在壓敏瓷片外周表面開設(shè)沿外周表面方向延伸的凹槽，可以增大壓敏電阻導電層間的爬電距離，從而提高壓敏電阻單位面積抗大電流沖擊的能力，在不降低壓敏電阻使用性能的情況下，可有效減小壓敏電阻產(chǎn)品體積，節(jié)省使用空間，減少制造成本。

優(yōu)選地，上述凹槽包括螺旋線、環(huán)形或斷續(xù)曲線形狀。

優(yōu)選地，上述凹槽圍繞壓敏瓷片的軸心，凹槽由至少一條組成。

優(yōu)選地，上述壓敏瓷片的上端面和下端面還涂覆有導電層，所述導電層與所述上下端面邊沿之間留有一定距離形成留邊量。

優(yōu)選地，上述凹槽的深度為0.1～3.5mm。

優(yōu)選地，上述凹槽的寬度為0.1～3.5mm。

優(yōu)選地，上述凹槽和壓敏瓷片端面之間距離大于0.1mm。

優(yōu)選地，上述凹槽的橫切面為弧形、V型、U型或矩形。

本發(fā)明的另一目的在于提供一種制備上述壓敏瓷片的方法，包括以下步驟，采用涂覆工藝將導電層涂覆于燒結(jié)后壓敏瓷片端面，得到端面附著有金屬導電層的壓敏瓷片，隨后在壓敏瓷片的外周表面形成凹槽。

本發(fā)明的第三目的在于提供一種制備上述壓敏瓷片的方法，包括以下步驟，將燒結(jié)后的壓敏瓷片形成凹槽，隨后采用涂覆工藝將導電層涂覆于壓敏瓷片端面，得到端面附著有金屬導電層的帶有凹槽的壓敏芯片。

本發(fā)明的第四目的在于提供一種制備上述壓敏瓷片的方法，包括以下步驟，在未燒結(jié)的瓷片毛坯形成凹槽，隨后高溫燒結(jié)形成壓敏瓷片，再采用涂覆工藝將導電層涂覆于壓敏瓷片端面，得到端面附著金屬導電層的帶有凹槽的壓敏芯片。

優(yōu)選地，上述導電層的涂覆工藝包括絲網(wǎng)印刷工藝或熱噴涂工藝或真空濺射工藝或它們的幾種組合工藝。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果：

本發(fā)明的壓敏電阻通過在壓敏瓷片外周表面開設(shè)若干條凹槽曲線，可以增大壓敏電阻導電層間的爬電距離，減少壓敏瓷片燒結(jié)工藝造成外表面差異對電參數(shù)的影響，增大壓敏電阻單位面積抗大電流沖擊能力，可在不降低壓敏電阻使用性能的情況下，有效減小壓敏電阻產(chǎn)品體積，節(jié)省使用空間，減少制造成本。

附圖說明

圖1為本發(fā)明實施例1的壓敏電阻的結(jié)構(gòu)示意圖。

圖2為本發(fā)明實施例2的壓敏電阻的結(jié)構(gòu)示意圖。

圖3為本發(fā)明實施例3的壓敏電阻的結(jié)構(gòu)示意圖。

圖中標記：1-壓敏瓷片，2-導電層，3-凹槽，4-留邊量。

具體實施方式