[發(fā)明專利]鰭式場效應晶體管及其制造方法

在審

• 申請?zhí)枺?/td>: 201610680819.6
• 申請日: 2016-08-17
• 公開（公告）號: CN106711142A
• 公開（公告）日: 2017-05-24
• 發(fā)明（設計）人: 張哲誠;林志翰;曾鴻輝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234;H01L29/78;H01L21/336
• 代理公司: 北京德恒律治知識產(chǎn)權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發(fā)明實施例涉及鰭式場效應晶體管及其制造方法。

背景技術

隨著半導體器件的尺寸持續(xù)減小，已經(jīng)發(fā)展了諸如鰭式場效應晶體管(FinFET)的三維多柵極結構以替代平面互補金屬氧化物半導體(CMOS)。FinFET的結構部件是從襯底的表面向上延伸的基于硅的鰭，并且圍繞由鰭形成的導電溝道的柵極在溝道上方提供更好的電連接。

在FinFET的制造期間，鰭輪廓對于工藝窗口非常關鍵。目前的FinFET工藝可能經(jīng)歷負載效應和鰭彎曲問題。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一個實施例，提供了一種鰭式場效應晶體管(FinFET)，包括：襯底，包括多個半導體鰭，所述半導體鰭包括至少一個有源鰭和設置在所述有源鰭的兩個相對側處的多個偽鰭；多個絕緣體，設置在所述襯底上，所述半導體鰭被所述絕緣體絕緣；柵極堆疊件，設置在所述半導體鰭的部分上方和所述絕緣體的部分上方；以及應變材料，覆蓋所述有源鰭的被所述柵極堆疊件顯露的部分。

根據(jù)本發(fā)明的另一實施例，還提供了一種用于制造鰭式場效應晶體管(FinFET)的方法，包括：提供襯底；圖案化所述襯底以在所述襯底中形成溝槽以及在所述溝槽之間形成半導體鰭，所述半導體鰭包括至少一個有源鰭和設置在所述有源鰭的兩個相對側處的多個偽鰭；在所述溝槽中形成多個絕緣體；在所述半導體鰭的部分上方和所述絕緣體的部分上方形成柵極堆疊件；以及在所述有源鰭的被所述柵極堆疊件顯露的部分上方形成應變材料。

根據(jù)本發(fā)明的另一實施例，還提供了根據(jù)權利要求11所述的方法，還包括：在所述襯底上形成所述絕緣體之前，去除所述偽鰭的頂部部分以減小所述偽鰭的高度。

根據(jù)本發(fā)明的又一實施例，還提供了一種用于制造鰭式場效應晶體管(FinFET)的方法，包括：在襯底上形成多個半導體鰭，所述半導體鰭包括一組有源鰭、設置在所述一組有源鰭的一側處的至少一個第一偽鰭和設置在所述一組有源鰭的另一側處的至少一個第二偽鰭；在所述襯底上和在所述半導體鰭之間形成多個絕緣體；在所述半導體鰭的部分上方和所述絕緣體的部分上方形成柵極堆疊件；部分地去除所述一組有源鰭的被所述柵極堆疊件顯露的部分以形成多個凹進的部分；以及在所述一組有源鰭的所述凹進的部分上方形成應變材料。

附圖說明

當結合附圖進行閱讀時，根據(jù)下面詳細的描述可以最佳地理解本發(fā)明的各方面。應該強調(diào)的是，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚地討論，各個部件的尺寸可以任意地增加或減少。

圖1是根據(jù)一些實施例的示出用于制造FinFET的方法的流程圖。

圖2A至圖2H是根據(jù)一些實施例的用于制造FinFET的方法的透視圖。

圖3A至圖3H是根據(jù)一些實施例的用于制造FinFET的方法的截面圖。

圖4至圖7是根據(jù)一些實施例的示出半導體鰭的截面圖。

具體實施方式

以下公開內(nèi)容提供了許多用于實現(xiàn)所提供主題不同特征的不同實施例或實例。以下描述組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸而形成的實施例，并且也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可以在各個實例中重復參考標號和/或字符。該重復是出于簡明和清楚的目的，而其本身并未指示所討論的各個實施例和/或配置之間的關系。

而且，為便于描述，本文可以使用諸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對位置術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，并且本文使用的空間相對描述符可以同樣地作相應的解釋。

本發(fā)明的實施例描述了FinFET的示例性制造工藝以及由該制造工藝制成的FinFET。在本發(fā)明的某些實施例中，F(xiàn)inFET可以形成在塊狀硅襯底上。仍然，作為可選方式，F(xiàn)inFET可以形成在絕緣體上硅(SOI)或絕緣體上鍺(GOI)襯底上。另外，根據(jù)實施例，硅襯底可以包括其他導電層或其他導電元件，諸如晶體管、二極管等。實施例不限制于該上下文。