[發明專利]一種提升高性能集成電路產出的速度分級優化結構及方法

有效

• 申請號: 201610675912.8
• 申請日: 2016-08-16
• 公開（公告）號: CN106326535B
• 公開（公告）日: 2019-08-06
• 發明（設計）人: 王曉曉;張東嶸;蘇東林;謝樹果
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京慧泉知識產權代理有限公司 11232
• 代理人: 王順榮;唐愛華

1.一種提升高性能集成電路產出的速度分級優化結構，該結構內嵌在集成電路中，其特征在于：集成電路芯片包含關鍵路徑A、關鍵路徑B、……及關鍵路徑N，它們共同構成一個關鍵路徑集合{A,B...N}，這N條路徑的時延決定了集成電路的速度等級；

提升高性能集成電路產出的速度分級優化結構由N個單條路徑速度分級優化結構組成，在上述的N條關鍵路徑中每條路徑都插入一個單條路徑速度分級優化結構；

針對集成電路中第A條關鍵路徑插入的單條路徑速度分級優化結構標記為第一個單條路徑速度分級優化結構2A；

針對集成電路中第B條關鍵路徑插入的單條路徑速度分級優化結構標記為第二個單條路徑速度分級優化結構2B；

針對集成電路中第N條關鍵路徑插入的單條路徑速度分級優化結構標記為第N個單條路徑速度分級優化結構2N；

單條路徑速度分級優化結構2A、2B、……和2N結構是相同的，所有的單條路徑速度分級優化結構共同構成集成電路芯片內部的速度分級優化結構；

單條路徑速度分級優化結構由速度分級檢測模塊、速度分級調節模塊和1比特的Flash存儲空間組成；

速度分級檢測模塊檢測所插入的關鍵路徑的時延是否超過當前的時鐘周期1/F_i，即所監測的關鍵路徑是否在當前測試頻率F_i下失效；若速度分級檢測模塊檢測所插入的關鍵路徑在F_i下失效，則速度分級檢測模塊同時估測此失效的路徑能否通過速度分級調節模塊的調節，提升到速度等級i-1；若上述兩個條件都被得到滿足，即檢測到某條關鍵路徑在頻率F_i下失效，且調整后能正常工作，則速度分級檢測模塊輸出的調節信號Adapt_EN變為高電平；其中，F_i為速度等級i和速度等級i-1之間測頻率分界點，且速度等級i-1為速度等級i的更高一級；

速度分級調節模塊是用來調節速度分級檢測模塊所定位到的在頻率F_i下失效的關鍵路徑，使其能夠在F_i下正常工作；即當速度分級調節模塊接收到插入到同一關鍵路徑上的速度分級檢測模塊輸出的高電平時，就啟動對所插入關鍵路徑的調節，使其能夠在頻率F_i下正常工作；

1比特的Flash存儲空間用來存儲速度分級檢測模塊檢測的輸出，速度分級調節模塊直接從Flash中讀取調節信號Adapt_EN的值，以永久的將集成電路定位在提升之后的速度等級內，防止復位或者重新上電之后調節失效。

2.一種提升高性能集成電路產出的速度分級優化方法，其特征在于，包括如下步驟：

步驟1，選擇關鍵路徑：通過靜態時序分析確定可調節范圍S₀的取值，是使單條路徑速度分級優化結構可調節能力最大同時不影響關鍵路徑以外路徑的正常運行；S₀為關鍵路徑時序的可調節區域；

步驟2，集成電路速度分級優化結構的插入：單條路徑速度分級優化結構被插入到步驟1所選擇出來的關鍵路徑中，通過用速度分級調節模塊所需要的門替換時鐘樹上原有的緩沖器，使得整個插入過程對已經收斂的時序不產生影響；

步驟3，在頻率分界F_i下對集成電路芯片進行測試：將已經制造出來的集成電路芯片在頻率分界F_i下進行測試，使用基于功能的測試、基于電路結構的測試或者基于集成電路芯片內部傳感器的測試；在測試過程中，通過調節恢復正常工作的關鍵路徑被速度分級檢測模塊定位；

步驟4，獲得原始的速度分級結果：如果被測試的集成電路芯片通過了在頻率分界F_i下的測試，則逐步提升測試頻率，直到達到最大的工作頻率；但是，如果集成電路芯片在某一頻率下失效，則速度分級檢測模塊定位通過調節恢復正常工作的關鍵路徑；

步驟5，進行速度分級優化：速度分級檢測模塊輸出的調節信號Adapt_EN被存儲到非易失性的存儲器，Flash中，同時速度分級調節模塊20B根據Adapt_EN信號判斷是否進行調節；在步驟4中定位到的關鍵路徑被調節；

步驟6，在頻率分界F_i下重新進行測試：被測試集成電路在頻率分界下重新進行測試；

步驟7，重新劃分被測集成電路芯片的速度等級：若所有造成集成電路芯片失效的路徑都被成功調節，那么該集成電路芯片通過測試，并被放置到更高的速度等級，成為高性能的集成電路芯片；但是，如果集成電路芯片未能通過這一測試，則Flash中的數據都將被清空，以保證集成電路芯片在已通過的速度等級下仍然能夠正常工作；

步驟8：決定速度等級并計算速度分級優化率：檢測被測集成電路芯片的速度等級是否能通過重新測試，如步驟6所示，通過比較在步驟3和步驟6中不同速度等級集成電路芯片數量的分布，計算得到速度分級優化率；

步驟9：標定集成電路芯片的速度等級以及工作頻率：考慮到集成電路芯片的老化以及各種噪聲，集成電路芯片實際出廠的頻率和測試頻率應當有所區別；根據自身的標定公式以及測試頻率，對集成電路芯片的工作頻率進行標定。