[發明專利]半導體存儲器元件及其制作方法

有效

• 申請號: 201610668659.3
• 申請日: 2016-08-15
• 公開（公告）號: CN107369686B
• 公開（公告）日: 2019-04-23
• 發明（設計）人: 王國鎮;管式凡;拉爾斯·黑尼克;山·唐
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

1.一種半導體存儲器件，其包含：

半導體基材，其上具有多個有源區域及介于所述多個有源區域之間的溝渠隔離區域，其中所述有源區域中的每一者具有長邊和短邊，其中所述長邊沿著第一方向延伸；

多條埋入字線，其位于所述半導體基材中沿著第二方向延伸，其中所述有源區域中的每一者與所述多條埋入字線中的兩條埋入字線相交，將所述有源區域中的每一者分為包括以下各者的三個部分：位線接觸區及兩個單元接觸區，其中所述第二方向不垂直于所述第一方向；

位線接觸，其直接設在所述位線接觸區上；

存儲節點接觸，其直接設在所述兩個單元接觸區中的每一者上，其中所述位線接觸與所述存儲節點接觸是共平面的；以及

至少一個位線，其在所述半導體基材的主表面上沿著第三方向延伸，其中所述至少一個位線直接接觸所述位線接觸。

2.根據權利要求1所述的半導體存儲器件，其中所述第三方向與所述第二方向實質上是垂直的。

3.根據權利要求1所述的半導體存儲器件，其中所述多條埋入字線被嵌入所述半導體基材的所述主表面的下方。

4.根據權利要求1所述的半導體存儲器件，其中所述位線接觸包含位線接觸插塞和直接位在所述位線接觸插塞上的第一金屬插塞。

5.根據權利要求4所述的半導體存儲器件，其中所述位線接觸插塞包含第一多晶硅層及位在所述第一多晶硅層上的第一中間金屬層，其中所述第一金屬插塞是直接接觸所述第一中間金屬層的。

6.根據權利要求5所述的半導體存儲器件，其中所述第一金屬插塞與所述第一中間金屬層是由同一材料構成的。

7.根據權利要求5所述的半導體存儲器件，其中所述第一金屬插塞與所述第一中間金屬層是由不同材料構成的。

8.根據權利要求4所述的半導體存儲器件，其中所述位線接觸插塞的表面積比所述位線接觸區的面積大。

9.根據權利要求4所述的半導體存儲器件，其進一步包含第一環形間隙壁，其位于所述位線接觸插塞上且圍繞所述第一金屬插塞。

10.根據權利要求4所述的半導體存儲器件，其中所述位線包含金屬層、位于所述金屬層上的掩膜層、及在所述位線的相對側壁上的側壁間隙壁，其中所述金屬層在結構上與所述第一金屬插塞為一體成型的。

11.根據權利要求10所述的半導體存儲器件，其中所述金屬層與所述第一金屬插塞包含鎢。

12.根據權利要求11所述的半導體存儲器件，其中所述位線接觸插塞包含多晶硅。

13.根據權利要求10所述的半導體存儲器件，其中所述存儲節點接觸包含單元接觸插塞及直接位在所述單元接觸插塞上的第二金屬插塞。

14.根據權利要求13所述的半導體存儲器件，其中所述單元接觸插塞包含第二多晶硅層及位于所述第二多晶硅層上的第二中間金屬層，其中所述第二金屬插塞是直接接觸所述第二中間金屬層的。

15.根據權利要求14所述的半導體存儲器件，其中所述第二金屬插塞與所述第二中間金屬層是由同一材料構成的。

16.根據權利要求14所述的半導體存儲器件，其中所述第二金屬插塞與所述第二中間金屬層是由不同材料構成的。

17.根據權利要求13所述的半導體存儲器件，其中所述單元接觸插塞的表面積大于所述兩個單元接觸區中的每一者的面積。