[發(fā)明專利]靜電放電保護結構及其形成方法

有效

• 申請?zhí)枺?/td>: 201610666917.4
• 申請日: 2016-08-12
• 公開（公告）號: CN107731808B
• 公開（公告）日: 2020-02-07
• 發(fā)明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/77
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 徐文欣;吳敏

本發(fā)明提供一種靜電放電保護結構及其形成方法，其中，方法包括：提供基底，所述基底包括第一區(qū)域和第二區(qū)域，所述基底的第二區(qū)域包括：襯底和位于所述襯底上的鰭部；在所述第一區(qū)域基底上形成第一摻雜層；在所述第二區(qū)域鰭部表面和第二區(qū)域襯底表面形成第二摻雜層。所述形成方法能夠增加所形成靜電放電保護結構的散熱性能，改善靜電放電保護結構性能。

技術領域

本發(fā)明涉及半導體制造技術領域，尤其涉及一種靜電放電保護結構及其形成方法。

背景技術

隨著半導體制造技術的飛速發(fā)展，半導體器件朝著更高的元件密度，以及更高集成度的方向發(fā)展。晶體管作為最基本的半導體器件目前正被廣泛應用，因此隨著半導體器件的元件密度和集成度的提高，晶體管的尺寸也越來越小。

鰭式場效應晶體管(FinFET)的溝道凸出襯底表面形成鰭部，柵極覆蓋鰭部的頂面和側壁，從而使反型層形成在溝道各側上，可于電路的兩側控制電路的接通與斷開，能夠大幅改善電路控制，減少漏電流。此外，FinFET這種3D架構能夠提高FinFET的集成度。然而，由于FinFET的鰭部寬度較窄，也使得FinFET的散熱成為一個巨大挑戰(zhàn)，這就引起FinFET的自加熱問題，容易導致FinFET的鰭部受損。

特別是在靜電放電電路中，外界電路產生的巨大靜電電流流入靜電放電電路的漏極，容易引起漏極溫度的急劇升高，引起靜電放電器性能的不穩(wěn)定。因此，靜電放電電路的散熱性能對靜電放電器具有重要影響。

然而，現有的鰭式場效應晶體管存在散熱較差，晶體管性能不穩(wěn)定的缺點。

發(fā)明內容

本發(fā)明解決的問題是提供一種靜電放電保護結構及其形成方法，能夠提高晶體管的散熱性能、改善靜電放電保護結構性能。

為解決上述問題，本發(fā)明提供一種靜電放電保護結構，包括：基底，所述基底包括：襯底和位于所述襯底上的若干鰭部，所述基底包括第一區(qū)域和第二區(qū)域；位于所述第一區(qū)域鰭部表面的第一摻雜層；位于所述第二區(qū)域鰭部表面和第二區(qū)域襯底表面的第二摻雜層。

可選的，所述基底還包括位于第一區(qū)域和第二區(qū)域之間的柵極區(qū)；所述靜電放電保護結構還包括：位于所述柵極區(qū)基底上的柵極結構；所述第一摻雜層和第二摻雜層的類型相同。

可選的，還包括位于所述第二區(qū)域與所述柵極區(qū)之間的基底上的隔離結構。

可選的，所述第一摻雜層和第二摻雜層相接觸，所述第一摻雜層與第二摻雜層的類型相反。

可選的，所述第二區(qū)域鰭部高度小于所述第一區(qū)域鰭部高度。

可選的，所述第二區(qū)域鰭部的高度為150埃～800埃。

可選的，所述基底包括多個位于第二區(qū)域襯底上的鰭部；所述第二區(qū)域相鄰鰭部之間間隙的深寬比值為1～4。

可選的，所述第二摻雜層的厚度為50埃～500埃。

相應的，本發(fā)明還提供一種靜電放電保護結構的形成方法，包括：提供基底，所述基底包括第一區(qū)域和第二區(qū)域，所述基底的第二區(qū)域包括：襯底和位于所述襯底上的鰭部；在所述第一區(qū)域鰭部表面形成第一摻雜層；在所述第二區(qū)域鰭部表面和第二區(qū)域襯底表面形成第二摻雜層。

可選的，所述基底還包括位于第一區(qū)域和第二區(qū)域之間的柵極區(qū)；形成第一摻雜層和第二摻雜層之前，所述形成方法還包括在所述柵極區(qū)基底上形成柵極結構；所述第一摻雜層和所述第二摻雜層的類型相同。

可選的，所述第二區(qū)域與所述柵極區(qū)之間的基底上具有隔離結構。

可選的，形成所述第二摻雜層的工藝包括外延生長工藝。

可選的，形成所述第二摻雜層之前，還包括：對所述第二區(qū)域鰭部進行刻蝕，減小第二區(qū)域鰭部高度。