[發明專利]信號移位電路、基底芯片以及包括其的半導體系統

有效

• 申請號: 201610665603.2
• 申請日: 2016-08-12
• 公開（公告）號: CN106910526B
• 公開（公告）日: 2020-08-14
• 發明（設計）人: 李賢圣;鄭椿錫
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 李少丹;許偉群

一種信號移位電路可以包括：存儲體選擇信號發生單元，適用于響應于存儲體地址和內部寫入信號而同步于第一時鐘來產生存儲體選擇信號；以及移位器件，適用于根據時延信息通過將存儲體選擇信號移位若干次來產生移位的存儲體選擇信號，以及適用于每當將存儲體選擇信號移位一次或更多次，使移位的存儲體選擇信號的相位提前，以便移位的存儲體選擇信號與具有比第一時鐘相位領先的相位的第二時鐘同步。

相關申請的交叉引用

本申請要求2015年12月23日提交的申請號為10-2015-0185165的韓國專利申請的優先權，其通過引用合并于此。

技術領域

本發明的示例性實施例涉及一種信號移位電路、基底芯片以及包括其的半導體系統。

背景技術

圖1是示出包括多個芯片的半導體系統的示圖，所述多個芯片包括基底芯片BASE和四個核心芯片CORE0至CORE3。

核心芯片CORE0至CORE3順序地層疊在基底芯片BASE之上。每個核心芯片包括多個存儲體(未示出)。基底芯片BASE負責與半導體封裝體的外部通信。基底芯片BASE可以響應于從外部提供的命令和地址而產生用于控制所述多個核心芯片CORE0至CORE3的信號，且可以經由通孔TSV將產生的信號發送給各個核心芯片CORE0至CORE3，或者在所述多個核心芯片CORE0至CORE3與外部設備之間傳送數據。

在寫入操作期間，半導體系統通常使用數據選通信號以精確地識別從外部提供的數據。數據選通信號與數據一起從芯片組傳輸給半導體封裝體，且在一個時鐘周期期間數據選通信號在兩個狀態之間切換。數據和外部時鐘經由不同的傳輸線從芯片組傳輸給半導體存儲器件。因不同傳輸線的傳輸速度的差異而導致在數據的識別中產生錯誤。相應地，芯片組經由數據選通信號的傳輸線將數據選通信號傳送給半導體系統，數據選通信號的傳輸線類似于用于傳輸數據的傳輸線。選通信號編碼允許半導體系統更精確地識別數據。

在半導體系統包括圖1中所示的多個芯片的情況下，數據和數據選通信號經由基底芯片BASE來提供給核心芯片CORE0至CORE3。因此，因為數據選通信號從基底芯片BASE傳送給核心芯片CORE0至CORE3的全部，所以核心芯片CORE0至CORE3中的每個需要接收數據選通信號的一部分。在這種情況下，裕度可能由于半導體系統的內部時鐘與數據選通信號之間的相位差而減小。

發明內容

各種實施例針對一種信號移位電路、基底芯片和半導體系統，在將存儲體選擇信號移位時，其能夠根據具有漸變相位的多個參考時鐘來逐漸改變移位的存儲體選擇信號的相位，從而甚至在參考時鐘改變時仍能防止錯誤。

在一個實施例中，一種信號移位電路可以包括：存儲體選擇信號發生單元，適用于響應于存儲體地址和內部寫入信號來產生同步于第一時鐘的存儲體選擇信號；以及移位器件，適用于通過根據時延信息將存儲體選擇信號移位若干次來產生移位的存儲體選擇信號，以及適用于每當將存儲體選擇信號移位一次或更多次，使移位的存儲體選擇信號的相位提前，使得移位的存儲體選擇信號與具有比第一時鐘相位領先的相位的第二時鐘同步。

在一個實施例中，一種半導體系統可以包括：基底芯片，適用于：傳送寫入選通信號；根據時延信息通過將與延遲的內部時鐘同步的多個存儲體選擇信號移位若干次來產生多個移位的存儲體選擇信號，所述延遲的內部時鐘從內部時鐘來延遲；以及多個核心芯片，分別包括多個存儲體，且層疊在基底芯片之上，以及適用于分別根據所述多個移位的存儲體選擇信號和寫入選通信號來接收寫入數據，其中，每當將所述多個存儲體選擇信號移位一次或更多次時，基底芯片使多個移位的存儲體選擇信號的相位提前，使得多個移位的存儲體選擇信號與具有比延遲的內部時鐘的相位領先的相位的內部時鐘同步。