[發明專利]半導體結構的形成方法

有效

• 申請號: 201610664298.5
• 申請日: 2016-08-12
• 公開（公告）號: CN107731737B
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 張城龍;鄭喆;張海洋
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底；

在所述基底上形成柵極結構；

在所述柵極結構兩側的基底內形成源漏摻雜區；

在所述源漏摻雜區上形成層間介質層；

在所述層間介質層上形成具有多個第一開口的掩膜層，所述第一開口貫穿所述掩膜層，且所述第一開口沿平行于所述基底表面的截面為長方形，所述第一開口的長邊具有第一長度；其中，平行于所述第一開口長邊的方向為所述第一開口的延伸方向；所述第一開口包括第一側壁和第二側壁，所述第一側壁垂直于所述第一開口的延伸方向，所述第二側壁平行于所述第一開口的延伸方向；

對所述掩膜層進行表面處理去除部分掩膜層，增加所述第一開口的第一長度；所述表面處理為定向帶狀離子束刻蝕工藝；所述定向帶狀離子束刻蝕工藝對所述第一側壁的刻蝕速率大于對所述第二側壁的刻蝕速率；

以所述掩膜層為掩膜刻蝕所述層間介質層，形成貫穿所述層間介質層、并暴露出所述源漏摻雜區的接觸孔；

在所述接觸孔中形成接觸孔插塞。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述掩膜層為抗反射層。

3.如權利要求1或2所述的半導體結構的形成方法，其特征在于，所述掩膜層為含硅抗反射層、氮氧化硅層或低溫氧化硅層。

4.如權利要求1所述的半導體結構的形成方法，其特征在于，所述定向帶狀離子束刻蝕工藝對所述第一側壁和第二側壁的刻蝕速率的比值為10:1至200:1。

5.如權利要求1所述的半導體結構的形成方法，其特征在于，所述定向帶狀離子束刻蝕工藝的步驟包括：提供脈沖直流偏壓，將刻蝕氣體轉化為電感耦合等離子體；

采用所述電感耦合等離子體形成離子束，所述離子束沿所述第一開口的延伸方向進行掃描，并對所述第一開口的第一側壁進行轟擊。

6.如權利要求5所述的半導體結構的形成方法，其特征在于，所述掩膜層為含硅抗反射層；

將刻蝕氣體轉化為電感耦合等離子體的參數包括：脈沖直流偏壓為0V至10kV，壓強為0.1Pa至10Pa，刻蝕氣體為CF₄，稀釋氣體為He、Ar或N₂，刻蝕氣體的氣體流量為10sccm至2000sccm，稀釋氣體的流量為10sccm至2000sccm；

對所述第一開口的第一側壁進行轟擊的參數包括：離子束的離子能量為100eV至500eV，壓強為2mTorr至5Torr，離子束與所述基底法線之間的夾角為20度至80度。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，對所述掩膜層進行表面處理的步驟中，所述表面處理使所述第一開口沿延伸方向的第一長度增加3.5nm至4.5nm。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，在所述層間介質層上形成具有多個第一開口的掩膜層的步驟包括：在所述層間介質層上形成掩膜材料層；

在所述掩膜材料層上形成光刻膠層，所述光刻膠層內具有露出所述掩膜材料層的圖形開口；

以所述光刻膠層為掩膜，沿所述圖形開口刻蝕所述掩膜材料層，形成貫穿所述掩膜材料層的多個第一開口，剩余的掩膜材料層作為掩膜層；

去除所述光刻膠層。

9.如權利要求8所述的半導體結構的形成方法，其特征在于，刻蝕所述掩膜材料層的工藝為等離子體干法刻蝕工藝。

10.如權利要求9所述的半導體結構的形成方法，其特征在于，所述等離子體干法刻蝕工藝的參數包括：刻蝕氣體為CF₄，壓強為10mTorr至200mTorr，刻蝕氣體的氣體流量為20sccm至500sccm。