[發明專利]線路板的制作方法

有效

• 申請號: 201610658919.9
• 申請日: 2016-08-12
• 公開（公告）號: CN107734879B
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 林建辰
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H05K3/46
• 分類號: H05K3/46
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

本發明提供一種線路板的制作方法。將配置有多個接墊的電子元件置入基板與粘著層接合所形成的容置凹槽中。形成覆蓋接墊、電子元件、粘著層及基板的介電層，并蝕刻介電層以暴露接墊的上表面。接著，形成復合材料層以覆蓋接墊及介電層，復合材料層由下而上依序包括可鍍介電層、導電高分子層及抗鍍層。之后，于復合材料層中形成多個開孔，以暴露部分接墊及部分介電層。于開孔的底部及由可鍍介電層與導電高分子層所構成的部分側壁上形成與導電高分子層連接的金屬層。于開孔中形成線路層，并移除導電高分子層及抗鍍層，線路層的上表面與可鍍介電層的上表面對齊。本發明能夠使線路板的面積使用率及布線密度增加，同時改善細線路剝離問題。

技術領域

本發明涉及一種線路板的制作方法，尤其涉及一種能夠增加布線密度的線路板的制作方法。

背景技術

近年來，隨著電子技術的日新月異，使得更人性化的科技產品相繼問世，同時這些科技產品朝向輕、薄、短、小的趨勢設計。在已知的線路板制作方法中，基于微影偏差因素，環狀墊圈(annular ring)限制導致接墊的寬度需比導通孔的寬度大，進而造成面積使用率下降的問題，使得布線密度受到影響。圖1是已知的線路板的結構示意圖，如圖1所示，相較于與導電層110連接的導通孔120，與線路層140連接的接墊130的寬度較大而無法縮小，因此，導致面積使用率及布線密度均下降，故不利于電子產品的設計。再者，已知的線路板結構也可能出現細線路剝離(peeling)問題。

基于上述，如何提升面積使用率、增加布線密度并改善細線路剝離問題為本領域技術人員亟欲達成的目標。

發明內容

本發明提供一種線路板的制作方法，能夠使線路板的面積使用率及布線密度增加，同時改善細線路剝離問題。

本發明提供一種線路板的制作方法，包括以下步驟。首先，提供核心層，其中核心層包括于核心介電層以及位于核心介電層上的導電層，再形成第一復合材料層以覆蓋導電層及核心介電層，第一復合材料層由下而上依序包括第一可鍍介電層、第一導電高分子層及第一抗鍍層。之后，于第一復合材料層中形成多個第一開孔，每一第一開孔對應于每一導電層，以暴露部分導電層。接著，于第一開孔的底部及由第一可鍍介電層與第一導電高分子層所構成的部分側壁上形成第一金屬層，第一金屬層與第一導電高分子層連接。然后，于第一開孔中形成導通孔，并移除第一導電高分子層及第一抗鍍層，導通孔的上表面與第一可鍍介電層的上表面對齊。接下來，形成第二復合材料層以覆蓋導通孔及第一可鍍介電層，第二復合材料層由下而上依序包括第二可鍍介電層、第二導電高分子層及第二抗鍍層。之后，于第二復合材料層中形成多個第二開孔，以暴露部分導通孔及部分第一可鍍介電層。接著，于第二開孔的底部及由第二可鍍介電層與第二導電高分子層所構成的部分側壁上形成第二金屬層，第二金屬層與第二導電高分子層連接。然后，于第二開孔中形成線路層，并移除第二導電高分子層及第二抗鍍層，線路層的上表面與第二可鍍介電層的上表面對齊。

在本發明的一實施例中，第一抗鍍層及第二抗鍍層的材料包括疏水性高分子材料，疏水性高分子材料包括不含羥基官能基團或羧基官能基團的高分子材料。

在本發明的一實施例中，疏水性高分子材料包括環氧樹脂、聚亞酰胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚硅氧烷型樹脂或其組合。

在本發明的一實施例中，形成第一開孔及第二開孔的方法包括曝光顯影或激光鉆孔。

在本發明的一實施例中，以壓膜工藝形成第一復合材料層及第二復合材料層，壓膜制程的溫度為60℃至150℃。