[發(fā)明專利]用于芯片封裝件的結(jié)構(gòu)和形成方法

有效

• 申請?zhí)枺?/td>: 201610652277.1
• 申請日: 2016-08-10
• 公開（公告）號: CN106611748B
• 公開（公告）日: 2019-09-24
• 發(fā)明（設(shè)計(jì)）人: 余振華;陳明發(fā);葉松峯
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/29
• 分類號: H01L23/29;H01L23/48;H01L21/56
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

提供了一種芯片封裝件。該芯片封裝件包括半導(dǎo)體芯片和半導(dǎo)體芯片上方的半導(dǎo)體管芯。芯片封裝件還包括位于半導(dǎo)體芯片上方且包封半導(dǎo)體管芯的介電層，并且介電層基本上由半導(dǎo)體氧化物材料制成。芯片封裝件進(jìn)一步包括導(dǎo)電部件，該導(dǎo)電部件貫穿半導(dǎo)體管芯的半導(dǎo)體襯底且物理連接半導(dǎo)體芯片的導(dǎo)電焊盤。本發(fā)明的實(shí)施例還涉及用于芯片封裝件的結(jié)構(gòu)和形成方法。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例涉及集成電路器件，更具體地，涉及用于芯片封裝件的結(jié)構(gòu)和形成方法。

背景技術(shù)

半導(dǎo)體器件用于各種電子應(yīng)用中，諸如個(gè)人計(jì)算機(jī)、手機(jī)、數(shù)碼相機(jī)和其他電子設(shè)備。半導(dǎo)體器件的制造涉及在半導(dǎo)體襯底上方依次沉積絕緣或介電層、導(dǎo)電層和半導(dǎo)體層，以及使用光刻和蝕刻工藝圖案化各個(gè)材料層以在半導(dǎo)體襯底上形成電路組件和元件。

半導(dǎo)體工業(yè)通過最小部件尺寸的持續(xù)減小而不斷改進(jìn)各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成度，這允許更多組件集成到給定面積內(nèi)。輸入和輸出(I/O)連接的數(shù)量顯著地增加。發(fā)展利用更少的面積或更小的高度的更小的封裝結(jié)構(gòu)來封裝半導(dǎo)體器件。例如，為了進(jìn)一步增加電路密度，已經(jīng)研究了三維(3D)IC。

已經(jīng)發(fā)展了新的封裝技術(shù)以提高半導(dǎo)體器件的密度和功能性。這些用于半導(dǎo)體器件的相對新型的封裝技術(shù)面臨制造的挑戰(zhàn)。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提供了一種芯片封裝件，包括：半導(dǎo)體芯片；半導(dǎo)體管芯，位于所述半導(dǎo)體芯片上方；介電層，位于所述半導(dǎo)體芯片上方且包封所述半導(dǎo)體管芯，其中，所述介電層由半導(dǎo)體氧化物材料制成；以及導(dǎo)電部件，貫穿所述半導(dǎo)體管芯的半導(dǎo)體襯底并且物理連接所述半導(dǎo)體芯片的導(dǎo)電焊盤。

本發(fā)明的另一實(shí)施例提供了一種芯片封裝件，包括：半導(dǎo)體芯片；半導(dǎo)體管芯，位于所述半導(dǎo)體芯片上方；介電層，包封所述半導(dǎo)體管芯，其中，所述介電層沒有聚合物材料；導(dǎo)電部件，貫穿所述半導(dǎo)體芯片的半導(dǎo)體襯底；以及連接件，位于所述半導(dǎo)體襯底上方并且電連接至所述導(dǎo)電部件，其中，所述半導(dǎo)體芯片位于所述半導(dǎo)體管芯和所述連接件之間。

本發(fā)明的又一實(shí)施例提供了一種芯片封裝件，包括：半導(dǎo)體芯片；半導(dǎo)體管芯，接合至所述半導(dǎo)體芯片，其中，所述半導(dǎo)體管芯與所述半導(dǎo)體芯片直接接觸；以及導(dǎo)電部件，貫穿所述半導(dǎo)體管芯的半導(dǎo)體襯底并且物理連接所述半導(dǎo)體芯片的導(dǎo)電焊盤。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的實(shí)施例。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1A至圖1O是根據(jù)一些實(shí)施例的用于形成芯片封裝件的工藝的各個(gè)階段的截面圖。

圖2A至圖2B是根據(jù)一些實(shí)施例的用于形成芯片封裝件的工藝的各個(gè)階段的截面圖。

圖3是根據(jù)一些實(shí)施例的芯片封裝件的截面圖。

圖4A至圖4I是根據(jù)一些實(shí)施例的用于形成芯片封裝件的工藝的各個(gè)階段的截面圖。

圖5A至圖5F是根據(jù)一些實(shí)施例的用于形成芯片封裝件的工藝的各個(gè)階段的截面圖。

圖6A至圖6E是根據(jù)一些實(shí)施例的用于形成芯片封裝件的工藝的各個(gè)階段的截面圖。

圖7是根據(jù)一些實(shí)施例的封裝件結(jié)構(gòu)的截面圖。

具體實(shí)施方式