[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201610644621.2
• 申請日: 2016-08-08
• 公開（公告）號: CN106992179B
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 須藤岳;馬場雅伸;石月惠;井口直;川合武蘭人
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體裝置，其特征在于具備積層體及第1側壁膜，

所述積層體包含第1構造體與第2構造體，

所述第1構造體包含：

第1電極層，在上表面包含第1階面；及

第1絕緣體，設置在所述第1電極層上；

所述第2構造體將所述第1階面上除外而設置在所述第1構造體上，所述第2構造體包含：

第2電極層，在上表面包含第2階面；及

第2絕緣體，設置在所述第2電極層上；且

所述第1側壁膜設置在所述第1階面上，與所述第2構造體的上表面相隔；

所述第1側壁膜包含：

第1膜，與所述第2構造體的側面相接；及

第2膜，與所述第2構造體相隔，蝕刻速率比所述第1膜的蝕刻速率小，且所述第1膜設置在所述第2膜與所述第2構造體之間；

所述第2膜的沿著所述積層體的積層方向的厚度比所述第1膜的厚度厚。

2.根據權利要求1所述的半導體裝置，其特征在于還包括與所述第1側壁膜及所述第2構造體相隔的第2側壁膜，

所述積層體包含將所述第2階面上除外而設置在所述第2構造體上的第3構造體，

所述第3構造體包含：

第3電極層，在上表面包含第3階面；及

第3絕緣體，設置在所述第3電極層上；且

所述第2側壁膜設置在所述第3階面上，與所述第3構造體相接。

3.根據權利要求1所述的半導體裝置，其特征在于還包括：

絕緣層，一體地設置在所述第1構造體及所述第2構造體上；及

第1接觸部及第2接觸部，設置在所述絕緣層內，且沿所述積層體的積層方向延伸；

所述第1接觸部與所述第1側壁膜及所述第1電極層相接，且與所述第2電極層相隔，

所述第2接觸部與所述第2電極層相接，且與所述第1電極層及所述第1側壁膜相隔。

4.根據權利要求1所述的半導體裝置，其特征在于還具備：

半導體主體，設置在所述積層體內，沿所述積層體的積層方向延伸，且所述半導體主體與所述第1階面及所述第2階面相隔；及

電荷存儲膜，設置在所述半導體主體與所述第1電極層之間及所述半導體主體與所述第2電極層之間。

5.一種半導體裝置，其特征在于具備：

積層體，包含介隔絕緣體積層的多個電極層，且所述多個電極層包含設置成階梯狀的多個階面；

多個側壁膜，設置在所述多個階面上，且所述多個側壁膜隔著1個以上的階面而配置；

半導體主體，設置在所述積層體內，沿所述積層體的積層方向延伸，且所述半導體主體與所述多個階面相隔；

電荷存儲膜，設置在所述積層體與所述半導體主體之間；及

多個接觸部，設置在所述多個階面上，沿所述積層方向延伸，且多個接觸部與所述多個電極層中的1個電極層相接，而與其他多個電極層相隔；

所述多個階面包含：

多個第1階面，在上方設置著所述多個側壁膜；及

多個第2階面，沒有在上方設置所述多個側壁膜；且

沿著相對于所述積層方向相交的第1方向，所述多個第1階面的寬度的變化比所述多個第2階面的寬度的變化小。