[發明專利]半導體存儲裝置及其制造方法

有效

• 申請號: 201610643291.5
• 申請日: 2016-08-08
• 公開（公告）號: CN106611745B
• 公開（公告）日: 2019-08-16
• 發明（設計）人: 前川貴史;中木寬
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L21/8239
• 分類號: H01L21/8239;H01L27/105
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

本發明涉及一種半導體存儲裝置及其制造方法。實施方式的半導體存儲裝置包含襯底、第1絕緣膜、積層體及第1柱。所述襯底的上層部分的至少一部分為導電性。所述第1絕緣膜設置在所述襯底上的一部分。所述積層體是將導電膜及絕緣膜在第1方向上交替地積層。所述導電膜與所述絕緣膜設置在所述襯底上及所述第1絕緣膜上。所述第1柱在所述第1方向上貫通所述積層體。所述第1柱包含第1下端部及第1延伸部。所述第1下端部配置在所述第1絕緣膜內。所述第1延伸部配置在所述積層體內。

[相關申請]

本申請享有以美國臨時專利申請62/246,427號(申請日：2015年10月26日)及美國專利申請15/059,670號(申請日：2016年3月3日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

實施方式涉及一種半導體存儲裝置及其制造方法。

背景技術

提出了一種積層型半導體存儲裝置，包含半導體柱及積層體，所述積層體包含在半導體柱的周圍交替地積層的導電膜及絕緣膜。

發明內容

本發明的實施方式提供一種能夠提高可靠性之半導體存儲裝置及其制造方法。

實施方式的半導體存儲裝置包含襯底、第1絕緣膜、積層體及第1柱。所述襯底的上層部分的至少一部分為導電性。所述第1絕緣膜設置在所述襯底上的一部分。所述積層體是將導電膜及絕緣膜在第1方向上交替地積層。所述導電膜與所述絕緣膜設置在所述襯底上及所述第1絕緣膜上。所述第1柱在所述第1方向上貫通所述積層體。所述第1柱包含第1下端部及第1延伸部。所述第1下端部配置在所述第1絕緣膜內。所述第1延伸部配置在所述積層體內。

附圖說明

圖1是例示第1實施方式的半導體存儲裝置的示意性立體圖。

圖2是圖1所示的D1-D2線上的示意性剖視圖。

圖3是圖1所示的E1-E2線上的示意性剖視圖。

圖4是圖1所示的F1-F2線上的示意性剖視圖。

圖5A及圖5B是例示第1實施方式的半導體存儲裝置的一部分的示意性剖視圖。

圖6A～圖15是例示第1實施方式的半導體存儲裝置的制造方法的示意性剖視圖。

圖16A及圖16B是例示第2實施方式的半導體存儲裝置的示意性剖視圖。

圖17是例示接觸件與第1柱PI接觸的情況下的半導體存儲裝置的示意性剖視圖。

具體實施方式

以下，一邊參照附圖，一邊對本發明的實施方式進行說明。

(第1實施方式)

圖1是例示第1實施方式的半導體存儲裝置的示意性立體圖。

如圖1所示，在第1實施方式的半導體存儲裝置110中設置多個第2柱SP。

將多個第2柱SP的延伸方向設為“第1方向Dr1”。將與第1方向Dr1交叉的方向設為“第2方向Dr2”。將與第1方向Dr1及第2方向Dr2交叉的方向設為“第3方向Dr3”。將“第1方向Dr1”例如設為“Z方向”。將與Z方向正交的方向設為“X方向”。將與Z方向及X方向正交的方向設為“Y方向”。

在本申請的說明書中，第2要素設置在第1要素之上的狀態包含第2要素與第1要素物理性地相接的狀態、及在第2要素與第1要素之間設置第3要素的狀態。