[發明專利]集成電路結構

有效

• 申請號: 201610641063.4
• 申請日: 2016-08-08
• 公開（公告）號: CN107026168B
• 公開（公告）日: 2020-02-14
• 發明（設計）人: 廖忠志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11
• 代理公司: 72003 隆天知識產權代理有限公司
• 代理人: 李昕巍;章侃銥

本發明提供一種集成電路，包括一SRAM陣列。SRAM陣列包括具有第一多行以及多列的SRAM單元的一第一子陣列以及具有第二多行以及多列的SRAM單元的一第二子陣列。第一位元線以及第一互補位元線連接至第一子陣列中的一列的第一以及第二溝道柵極金屬氧化物半導體裝置。第二位元線以及第二互補位元線連接至第二子陣列中的一列的靜態隨機存取存儲器單元的第一以及第二溝道柵極金屬氧化物半導體裝置。第一位元線以及第一互補位元線與第二位元線以及第二互補位元線斷開。感測放大器電路電性耦接至并用以感測第一位元線、第一互補位元線、第二位元線以及第二互補位元線。

技術領域

本發明涉及集成電路結構，特別涉及一種包括具有第一子陣列以及第二子陣列的靜態隨機存取存儲器陣列的集成電路結構。

背景技術

靜態隨機存取存儲器(Static Random Access Memory,靜態隨機存取存儲器)是常用于集成電路中。靜態隨機存取存儲器單元具有不用刷新即可保住數據的有利特征。隨著對集成電路的速度要求越來越高，靜態隨機存取存儲器單元的讀取以及寫入速度亦變得越來越重要。隨著靜態隨機存取存儲器單元的尺寸日益縮小，但由于原本的尺寸就已經非常小，因此上述的要求是難以實現。舉例來說，形成靜態隨機存取存儲器單元的字元線以及位元線的金屬層導線的薄膜電阻將越來越高，因此靜態隨機存取存儲器單元的字元線以及位元線的RC延遲將增加，這將阻礙讀取速度以及寫入速度的改善。

于納米工藝時代中，靜態隨機存取存儲器單元的數量非常多，以增加靜態隨機存取存儲器單元的效率。然而，這將產生兩個問題。第一，由于每個位元線必須連接至靜態隨機存取存儲器單元更多的行，這將造成更高的位元線金屬耦合電容，并因此降低差動位元線(即位元線以及位元線條)的差動速度。第二，由于每個字元線亦須連接至靜態隨機存取存儲器更多的列，將造成更長的字元線，并因此形成更大的電阻值并增加RC延遲。

發明內容

本發明一實施例提供一種集成電路結構，包括一靜態隨機存取存儲器陣列。靜態隨機存取存儲器陣列包括具有第一多行以及多列的靜態隨機存取存儲器單元的一第一子陣列以及具有第二多行以及上述列的上述靜態隨機存取存儲器單元的一第二子陣列。靜態隨機存取存儲器陣列中的每個靜態隨機存取存儲器單元包括一第一上拉金氧半導體裝置、一第二上拉金氧半導體裝置、與第一上拉金氧半導體裝置以及第二上拉金氧半導體裝置形成多交叉栓鎖反相器的一第一下拉金氧半導體裝置以及一第二下拉金氧半導體裝置、以及連接至交叉栓鎖反相器的一第一溝道柵極金屬氧化物半導體裝置以及一第二溝道柵極金屬氧化物半導體裝置。一第一位元線以及一第一互補位元線是連接至第一子陣列的一列中的靜態隨機存取存儲器單元的第一溝道柵極金屬氧化物半導體裝置以及第二溝道柵極金屬氧化物半導體裝置。一第二位元線以及一第二互補位元線是連接至第二子陣列的一列中的靜態隨機存取存儲器單元的第一溝道柵極金屬氧化物半導體裝置以及第二溝道柵極金屬氧化物半導體裝置。第一位元線以及第一互補位元線是與第二位元線以及第二互補位元線斷開。感測放大器電路是電性耦接至第一位元線、第一互補位元線、第二位元線以及第二互補位元線，并用以感測第一位元線、第一互補位元線、第二位元線以及第二互補位元線。