[發明專利]半導體元件及其制作方法

有效

• 申請號: 201610640986.8
• 申請日: 2016-08-08
• 公開（公告）號: CN107706233B
• 公開（公告）日: 2022-07-12
• 發明（設計）人: 洪慶文;黃志森
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28;H01L23/48;H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體元件及其制作方法。其中，該半導體元件包含基底、多個柵極與多個插塞。這些柵極是設置于基底上并朝向第一方向延伸，這些柵極包含第一柵極與第二柵極。其中，第一柵極包含朝向第二方向延伸的第一延伸部。這些插塞則是相互平行地設置于基底上，這些插塞包含第一插塞與第二插塞，第一插塞與第二插塞分別覆蓋在第一柵極與第二柵極上。其中，第一插塞的中心軸偏移第一柵極的中心軸并朝向第二方向偏移，且第二插塞的中心軸偏移第二柵極的中心軸并朝向第二方向偏移。

技術領域

本發明涉及一種半導體元件及其形成方法，尤其是涉及一種具有金屬柵極與插塞結構的半導體元件及其形成方法。

背景技術

隨著半導體制作工藝的線寬不斷縮小，半導體元件的尺寸不斷地朝微型化發展，然而，由于目前半導體制作工藝的線寬微小化至一定程度后，具金屬柵極的半導體結構的整合制作工藝也浮現出更多挑戰與瓶頸。

其中，為了使微型化的半導體元件滿足高度集成及高速運作的效果，習用技術利用微型化的布線通孔與層間介電層形成多層互聯的配線結構，以分別電連接晶體管的金屬柵極以及源極/漏極，作為和對外電子信號的輸入/輸出端。然而，習用技術在結合金屬柵極與接觸插塞等元件的制作工藝時仍因光學的限制遇到一些瓶頸，例如所形成電連接柵極或是源極/漏極區的接觸插塞常因所設置的位置不佳而影響元件的整體電性表現。有鑒于此，如何有效改良半導體元件制作工藝與架構即為現今一重要課題。

發明內容

本發明的一目的在于提供一種形成半導體元件的方法，其可有效改善插塞與金屬柵極之間的設置位置，有利于形成具有更佳可靠度的半導體元件。

本發明的一目的在于提供一種半導體元件，其各插塞與金屬柵極之間的覆蓋率可達70％以上，因此，可有效提升半導體元件的元件可靠度。

為達上述目的，本發明的一實施例提供一種形成半導體元件的方法，其包含以下步驟。首先，提供一基底。接著，在該基底上形成多個柵極，該些柵極朝向一第一方向延伸，該些柵極包含一第一柵極與一第二柵極，其中，該第一柵極包含一第一延伸部，該第一延伸部朝向一第二方向延伸。然后，在該基底上形成相互平行地多個插塞，該些插塞包含一第一插塞與一第二插塞，其中該第一插塞與該第二插塞分別覆蓋在該第一柵極與該第二柵極上，該第一插塞的中心軸偏移該第一柵極的中心軸并朝向該第二方向偏移，以及該第二插塞的中心軸偏移該第二柵極的中心軸并朝向該第二方向偏移。

為達上述目的，本發明的一實施例提供一種半導體元件，其包含基底、多個柵極以及多個插塞。該些柵極設置于該基底上并朝向一第一方向延伸。該些柵極包含一第一柵極與一第二柵極，其中，該第一柵極包含一第一延伸部，該第一延伸部朝向一第二方向延伸。該些插塞相互平行地設置于該基底上。該些插塞包含一第一插塞與一第二插塞，其中該第一插塞與該第二插塞分別覆蓋在該第一柵極與該第二柵極上，該第一插塞的中心軸偏移該第一柵極的中心軸并朝向該第二方向偏移，以及該第二插塞的中心軸偏移該第二柵極的中心軸并朝向該第二方向偏移。

本發明的半導體元件的形成方法是配合后續電連接金屬柵極的插塞的偏移方向與偏移距離，在各柵極的左側或右側分別形成尺寸不同的延伸部。由此，提升該插塞相對于各柵極的覆蓋率，并使得其覆蓋程度達到70％以上。

附圖說明

圖1至圖2繪示本發明第一實施例中形成半導體元件的方法的示意圖，其中：

圖1繪示一半導體元件于形成方法之初的示意圖；

圖2繪示一半導體元件于形成一插塞后的示意圖；

圖3繪示本發明第二實施例中半導體元件的上視示意圖；

圖4繪示本發明一較佳實施例的半導體元件于實際配線布局的示意圖；

圖5繪示圖4沿著切線A-A’的剖面示意圖。

主要元件符號說明

200 層間介電層