[發(fā)明專利]半導(dǎo)體存儲(chǔ)裝置及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610631403.5
• 申請(qǐng)日: 2016-08-04
• 公開（公告）號(hào): CN106711147B
• 公開（公告）日: 2019-07-12
• 發(fā)明（設(shè)計(jì)）人: 濱中啟伸
• 申請(qǐng)（專利權(quán)）人: 東芝存儲(chǔ)器株式會(huì)社
• 主分類號(hào): H01L27/11568
• 分類號(hào): H01L27/11568;G11C16/04
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 張世俊

本案發(fā)明涉及一種半導(dǎo)體存儲(chǔ)裝置及其制造方法。半導(dǎo)體存儲(chǔ)裝置具備：襯底；積層體，配置在襯底上，且具有隔著絕緣層堆疊而成的多個(gè)電極層；第1半導(dǎo)體膜，一體地配置在積層體內(nèi)及襯底內(nèi)；第1絕緣膜，配置在積層體內(nèi)及襯底內(nèi)，且具有電荷存儲(chǔ)膜；及第2半導(dǎo)體膜，配置在積層體內(nèi)及襯底內(nèi)。第1半導(dǎo)體膜具有：第1半導(dǎo)體部，配置在積層體內(nèi)；及第2半導(dǎo)體部，配置在襯底內(nèi)。第1絕緣膜具有：第1絕緣部，配置在第1半導(dǎo)體部與多個(gè)電極層之間；及第2絕緣部，配置在襯底內(nèi)。第2半導(dǎo)體膜具有：第3半導(dǎo)體部，配置在第1半導(dǎo)體部與第1絕緣部之間；及第4半導(dǎo)體部，配置在襯底內(nèi)。

[相關(guān)申請(qǐng)]

本申請(qǐng)享有以美國臨時(shí)專利申請(qǐng)62/256,425號(hào)(申請(qǐng)日：2015年11月17日)及美國專利申請(qǐng)15/056,066號(hào)(申請(qǐng)日：2016年2月29日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過參照這些基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部內(nèi)容。

技術(shù)領(lǐng)域

實(shí)施方式涉及一種半導(dǎo)體存儲(chǔ)裝置及其制造方法。

背景技術(shù)

已提出有一種設(shè)置著隔著絕緣層堆疊而成的多個(gè)存儲(chǔ)單元的三維結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)裝置。

在此種存儲(chǔ)裝置中，穩(wěn)定的單元電流的供給作為課題被列舉。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施方式提供一種能夠進(jìn)行穩(wěn)定的單元電流供給的半導(dǎo)體存儲(chǔ)裝置及其制造方法。

實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置具備：襯底；積層體，配置在所述襯底上，且具有隔著絕緣層堆疊而成的多個(gè)電極層；第1半導(dǎo)體膜，一體地配置在所述積層體內(nèi)及所述襯底內(nèi)；第1絕緣膜，配置在所述積層體內(nèi)及所述襯底內(nèi)，且具有電荷存儲(chǔ)膜；及第2半導(dǎo)體膜，配置在所述積層體內(nèi)及所述襯底內(nèi)。所述第1半導(dǎo)體膜具有：第1半導(dǎo)體部，配置在所述積層體內(nèi)，且沿所述積層體的堆疊方向延伸；及第2半導(dǎo)體部，配置在所述襯底內(nèi)，且與所述襯底相接。第1絕緣膜具有：第1絕緣部，配置在所述第1半導(dǎo)體部與所述多個(gè)電極層之間，沿所述堆疊方向延伸，且具有與所述第2半導(dǎo)體部相接的下表面；及第2絕緣部，配置在所述襯底內(nèi)，隔著所述第2半導(dǎo)體部而與所述第1絕緣部相隔，且與所述襯底及所述第2半導(dǎo)體部相接。所述第2半導(dǎo)體膜具有：第3半導(dǎo)體部，配置在所述第1半導(dǎo)體部與所述第1絕緣部之間，沿所述堆疊方向延伸，且具有比所述第1絕緣部的所述下表面的高度低的下表面；及第4半導(dǎo)體部，配置在所述襯底內(nèi)，與所述第3半導(dǎo)體部及所述襯底相隔，配置在所述第2半導(dǎo)體部與所述第2絕緣部之間。

附圖說明

圖1是第1實(shí)施方式的存儲(chǔ)單元陣列的示意立體圖。

圖2是第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的示意剖視圖。

圖3A是第1實(shí)施方式的柱狀部的放大示意剖視圖，圖3B是第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的示意剖視圖。

圖4A及4B、5A及5B、6A及6B、7A及7B、8A及8B是表示第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的制造方法的示意剖視圖。

圖9A及圖9B是第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的示意剖視圖。

圖10A及10B、11A及11B是表示第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的制造方法的示意剖視圖。

具體實(shí)施方式

(第1實(shí)施方式)

參照?qǐng)D1及圖2對(duì)本實(shí)施方式的存儲(chǔ)單元陣列1的構(gòu)成例進(jìn)行說明。

圖1是本實(shí)施方式的存儲(chǔ)單元陣列1的示意立體圖。此外，在圖1中，為了使圖便于觀察，而將積層體上的絕緣層等的圖示省略。

在圖1中，將相對(duì)于襯底10的主面平行并且相互正交的2方向設(shè)為X方向及Y方向，將相對(duì)于這些X方向及Y方向這兩方向正交的方向設(shè)為Z方向(堆疊方向)。