[發明專利]半導體元件及其制造方法

在審

• 申請號: 201610614946.6
• 申請日: 2016-07-29
• 公開（公告）號: CN107665946A
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 易亮;許加慶;王獻德;陳克基
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 陳小雯

技術領域

本發明內容是涉及一種半導體元件及其制造方法，且特別是涉及一種具有電阻式隨機存取存儲(resistive random access memory，ReRAM)單元結構的半導體元件及其制造方法。

背景技術

電阻式隨機存取存儲(resistive random access memory，ReRAM)元件具有結構簡單、低操作電壓及與現有CMOS制作工藝高相容性等優點，目前常被應用于存儲裝置中。

更進一步，因應目前將具有不同特性的元件整合至單一裝置的趨勢，將ReRAM元件整合至其他元件或制作工藝的制作與改良，也成為目前業界研究的主要課題。

發明內容

本發明內容是有關于一種半導體元件及其制造方法。根據實施例的半導體元件及其制造方法，上部金屬層電連接至ReRAM單元結構的頂電極并直接接觸頂電極，換言之，ReRAM單元結構的制作實質上是整合至金屬層的銅制作工藝中，因而可以有效縮減半導體元件的整體尺寸。

根據本發明內容的一實施例，提出一種半導體元件。半導體元件包括一基板、一底部金屬層、一電阻式隨機存取存儲(ReRAM)單元結構以及一上部金屬層。底部金屬層位于基板上方，ReRAM單元結構形成于底部金屬層上。ReRAM單元結構包括一底電極、一存儲單元層、一頂電極及一側壁子，存儲單元層形成于底電極上，頂電極形成于存儲單元層上，側壁子形成于底電極、存儲單元層以及頂電極的兩側上。上部金屬層電連接至頂電極并直接接觸頂電極。

根據本發明內容的另一實施例，提出一種半導體元件。半導體元件包括一基板、一底部金屬層、多個ReRAM單元結構、一上部金屬層以及一空氣間隙。底部金屬層位于基板上方，ReRAM單元結構形成于底部金屬層上。各個ReRAM單元結構包括一底電極、一存儲單元層及一頂電極，存儲單元層形成于底電極上，頂電極形成于存儲單元層上。上部金屬層電連接至頂電極并直接接觸頂電極。空氣間隙形成于相鄰的ReRAM單元結構之間。

根據本發明內容的又一實施例，提出一種半導體元件的制造方法。半導體元件的制造方法包括以下步驟：提供一基板；形成一底部金屬層于基板上方；形成一ReRAM單元結構于底部金屬層上，形成ReRAM單元結構包括：形成一底電極；形成一存儲單元層于底電極上；形成一頂電極于存儲單元層上；及形成一側壁子于底電極、存儲單元層以及頂電極的兩側上；以及形成一上部金屬層，上部金屬層電連接至頂電極并直接接觸頂電極。

為了對本發明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并配合所附附圖，作詳細說明如下：

附圖說明

圖1為本發明的一實施例的半導體元件的示意圖；

圖2為本發明的另一實施例的半導體元件的上視圖；

圖2A為沿圖2的剖面線2A-2A’的剖面示意圖；

圖2B為沿圖2的剖面線2B-2B’的剖面示意圖。

圖3為本發明的又一實施例的半導體元件的示意圖；

圖4～圖9B為本發明的一實施例的半導體元件的制造方法示意圖。

符號說明

10、20、30：半導體元件

100：基板

200：ReRAM單元結構

210：底電極

220：存儲單元層

230：頂電極

240：側壁子

241：氧化硅層

243：氮化硅層

300：金屬間介電層

400：層間介電層

500：空氣間隙

600：介電層

C：存儲單元區

CT：接觸柱

H1～H4：高度

HM1、HM2：硬掩模層

M_x：上部金屬層

M_x-1：底部金屬層

M_x-n：金屬層

P：周邊電路區

PR：圖案化光致抗蝕劑層

T：晶體管

T1：厚度

TR1、TR2：凹槽

V_x-1：層間連接點

V_x-n：連接點

2A-2A’、2B-2B’、8A-8A’、8B-8B’：剖面線

具體實施方式