[發明專利]半導體元件及其制造方法

在審

• 申請號: 201610614946.6
• 申請日: 2016-07-29
• 公開（公告）號: CN107665946A
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 易亮;許加慶;王獻德;陳克基
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 陳小雯

1.一種半導體元件，包括：

基板；

底部金屬層，位于該基板上方；

電阻式隨機存取存儲(ReRAM)單元結構，形成于該底部金屬層上，該電阻式隨機存取存儲單元結構包括：

底電極；

存儲單元層，形成于該底電極上；

頂電極，形成于該存儲單元層上；及

側壁子，形成于該底電極、該存儲單元層以及該頂電極的兩側上；以及

上部金屬層，電連接至該頂電極并直接接觸該頂電極。

2.如權利要求1所述的半導體元件，還包括：

金屬間介電層，形成于該底部金屬層上，其中該電阻式隨機存取存儲單元結構和該上部金屬層形成于該金屬間介電層之中。

3.如權利要求2所述的半導體元件，其中該金屬間介電層具有一厚度為2500～3500埃。

4.如權利要求2所述的半導體元件，還包括：

層間連接點，形成于該金屬間介電層中且位于該電阻式隨機存取存儲單元結構的一側邊，其中該上部金屬層通過該層間連接點電連接至該底部金屬層。

5.如權利要求4所述的半導體元件，其中該層間連接點具有一高度為1000～1500埃。

6.如權利要求1所述的半導體元件，其中該底電極和該頂電極分別包括鈦、氮化鈦、鉭、氮化鉭、鉑、氮化硅或上述的組合。

7.一種半導體元件，包括：

基板；

底部金屬層，位于該基板上方；

多個電阻式隨機存取存儲(ReRAM)單元結構，形成于該底部金屬層上，各個該些電阻式隨機存取存儲單元結構包括：

底電極；

存儲單元層，形成于該底電極上；及

頂電極，形成于該存儲單元層上；

上部金屬層，電連接至該頂電極并直接接觸該頂電極；以及

空氣間隙，形成于相鄰的該些電阻式隨機存取存儲單元結構之間。

8.如權利要求7所述的半導體元件，還包括：

金屬間介電層，形成于該底部金屬層上，其中該些電阻式隨機存取存儲單元結構和該上部金屬層形成于該金屬間介電層之中。

9.如權利要求8所述的半導體元件，其中該金屬間介電層具有一厚度為2500～3500埃。

10.如權利要求8所述的半導體元件，還包括：

層間連接點，形成于該金屬間介電層中且位于該些電阻式隨機存取存儲單元結構的一側邊，其中該上部金屬層通過該層間連接點電連接至該底部金屬層。

11.如權利要求10所述的半導體元件，其中該層間連接點具有一高度為1000～1500埃。

12.如權利要求7所述的半導體元件，其中該底電極和該頂電極分別包括鈦、氮化鈦、鉭、氮化鉭、鉑、氮化硅或上述的組合。

13.如權利要求7所述的半導體元件，還包括：

側壁子，形成于各個該些電阻式隨機存取存儲單元結構的兩側上。

14.一種半導體元件的制造方法，包括：

提供一基板；

形成一底部金屬層于該基板上方；

形成一電阻式隨機存取存儲(ReRAM)單元結構于該底部金屬層上，形成該電阻式隨機存取存儲單元結構包括：

形成一底電極；

形成一存儲單元層于該底電極上；

形成一頂電極于該存儲單元層上；及

形成一側壁子于該底電極、該存儲單元層以及該頂電極的兩側上；以及

形成一上部金屬層，該上部金屬層電連接至該頂電極并直接接觸該頂電極。

15.如權利要求14所述的半導體元件的制造方法，還包括：

形成一金屬間介電層于該底部金屬層上，其中該電阻式隨機存取存儲單元結構和該上部金屬層形成于該金屬間介電層之中。

16.如權利要求15所述的半導體元件的制造方法，其中該金屬間介電層具有一厚度為2500～3500埃。

17.如權利要求15所述的半導體元件的制造方法，還包括：

形成一層間連接點于該金屬間介電層中且位于該電阻式隨機存取存儲單元結構的一側邊，其中該上部金屬層通過該層間連接點電連接至該底部金屬層。