[發明專利]封裝堆迭結構的制法

有效

• 申請號: 201610603368.6
• 申請日: 2016-07-28
• 公開（公告）號: CN107622953B
• 公開（公告）日: 2019-12-10
• 發明（設計）人: 邱士超;林俊賢;白裕呈;范植文;陳嘉成;何祈慶;洪祝寶;蔡瀛洲
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L23/498
• 代理公司: 11314 北京戈程知識產權代理有限公司
• 代理人: 程偉;王錦陽

一種封裝堆迭結構的制法，先提供一第一無核心層式封裝基板，該第一無核心層式封裝基板的一側具有多個第一導電元件，而另一側結合一承載板；接著，將該第一無核心層式封裝基板以其第一導電元件結合至一第二無核心層式封裝基板上，且該第二無核心層式封裝基板上設有至少一電子元件；之后形成封裝層于該第一無核心層式封裝基板與該第二無核心層式封裝基板之間，再移除該承載板。藉由堆迭兩無核心層式封裝基板，以減少該封裝堆迭結構的厚度。

技術領域

本發明有關一種半導體封裝制程，尤指一種封裝堆迭結構的制法。

背景技術

隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，業界遂發展出堆迭多個封裝結構以形成封裝堆迭結構(Package on Package，POP)的封裝型態，此種封裝型態能發揮系統封裝(SiP)異質整合特性，可將不同功用的電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆迭設計達到系統的整合，而適用于各種輕薄短小型電子產品。

圖1為悉知封裝堆迭結構1的剖面示意圖。如圖1所示，該封裝堆迭結構1包含有第一半導體元件10、第一封裝基板11、第二封裝基板12、多個焊球13、第二半導體元件14以及封裝膠體15。該第一封裝基板11具有核心層110與多個線路層111，且該第二封裝基板12具有核心層120與多個線路層121。該第一半導體元件10以覆晶方式設于該第一封裝基板11上，且該第二半導體元件14亦以覆晶方式設于該第二封裝基板12上。該些焊球13用以連結且電性耦接該第一封裝基板11與該第二封裝基板12。該封裝膠體15包覆該些焊球13與該第一半導體元件10。可選擇性地，形成底膠16于該第一半導體元件10與該第一封裝基板11之間。

然而，前述悉知封裝堆迭結構1中，第一封裝基板11與第二封裝基板12皆具有核心層110,120，導致其制作成本高，且封裝堆迭結構1厚度H約為620微米，不符現今產品輕薄短小化的需求。

因此，如何克服悉知技術中的問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述悉知技術的缺失，本發明提供一種封裝堆迭結構的制法，藉由堆迭兩無核心層式封裝基板，以減少該封裝堆迭結構的厚度。

本發明的封裝堆迭結構的制法包括：提供一第一無核心層式封裝基板及一第二無核心層式封裝基板，其中，該第二無核心層式封裝基板的一側設有至少一電子元件；將該第一無核心層式封裝基板以多個第一導電元件結合至該第二無核心層式封裝基板設有該電子元件的一側上；以及形成封裝層于該第一無核心層式封裝基板與該第二無核心層式封裝基板之間，以令該封裝層包覆該些第一導電元件與該電子元件。

前述的封裝堆迭結構的制法中，該第一無核心層式封裝基板還包含第一介電層、及嵌埋于該第一介電層中并電性連接該些第一導電元件的第一線路層。另外，該第一無核心層式封裝基板還包含嵌埋于該第一介電層中并形成于該第一線路層上的多個第一導電柱，使該些第一導電元件藉由該第一導電柱電性連接該第一線路層。

前述的封裝堆迭結構的制法中，該第一無核心層式封裝基板的另一側結合一承載板，例如，該第一無核心層式封裝基板以第一絕緣層結合該承載板。還包括于形成該封裝層后，移除該承載板。又于移除該承載板之后，形成多個第一開孔于該第一絕緣層上。

前述的封裝堆迭結構的制法中，該第二無核心層式封裝基板與該電子元件之間形成有底膠。