[發明專利]芯片封裝結構

有效

• 申請號: 201610602352.3
• 申請日: 2016-07-28
• 公開（公告）號: CN107481985B
• 公開（公告）日: 2020-01-31
• 發明（設計）人: 賴奎佑
• 申請（專利權）人: 南茂科技股份有限公司
• 主分類號: H01L23/482
• 分類號: H01L23/482;H01L23/498
• 代理公司: 11205 北京同立鈞成知識產權代理有限公司
• 代理人: 馬雯雯;臧建明

本發明提供一種芯片封裝結構，包括可撓性線路板、芯片以及多個導電凸塊。可撓性線路板包括絕緣基材及多個引腳。絕緣基材上具有芯片接合區。各引腳具有延伸入芯片接合區內的內引腳。芯片設置于芯片接合區內。芯片具有一主動表面、多個焊墊以及多組突起。所述多個焊墊以及多組突起位于主動表面上，其中各組突起分別包括分布于對應焊墊周圍的多個突起。各內引腳分別藉由導電凸塊的其中之一與對應的焊墊電連接，且各突起的高度大于或等于對應導電凸塊的高度。本發明可以改善因可撓性線路板上的內引腳偏移而導致的內引腳與導電凸塊接合不良問題。

技術領域

本發明涉及一種芯片封裝結構，尤其涉及一種薄膜覆晶封裝結構。

背景技術

隨著電子科技的不斷演進，所生產的集成電路更加輕薄短小化、功能復雜化、高腳數化、高頻化以及多元化。在此發展趨勢下，薄膜覆晶(chip on film,COF)封裝滿足了其封裝需求。薄膜覆晶封裝是一種藉由導電凸塊將可撓性線路板(flexible circuit board)上的引腳與芯片接合的封裝技術。相較于傳統使用的印刷電路板，薄膜覆晶封裝是將驅動集成電路及其電子零件直接安裝于薄膜上，以使封裝結構可達到更輕薄短小及可撓的目的。

隨著制程技術的進步以及集成電路密集度的提高，引腳及導電凸塊的尺寸及間距(pitch)也愈來愈小。然而，這也代表了引腳與導電凸塊之間的對位接合難度更高。當引腳與導電凸塊進行接合時，很可能因為機構輕微地晃動導致引腳滑動(shift)，若引腳滑動產生的偏移量過大時，極可能造成引腳與導電凸塊接合不完全，甚至未接合，而上述因引腳偏移所導致的接合不良問題在高腳數及引腳間距微小的產品中特別容易發生，因而導致芯片封裝體的良率降低。

發明內容

本發明提供一種芯片封裝結構，其可以改善因可撓性線路板上的內引腳偏移而導致的內引腳與導電凸塊接合不良問題。

本發明的芯片封裝結構，其包括可撓性線路板、芯片以及多個導電凸塊。可撓性線路板包括絕緣基材及多個配置于絕緣基材上的引腳。絕緣基材上具有芯片接合區。各引腳具有延伸入芯片接合區內的內引腳。芯片設置于芯片接合區內。芯片具有主動表面、位于主動表面上的多個焊墊以及多組突起，其中各組突起分別包括分布于對應焊墊周圍的多個突起。各內引腳分別藉由其中一導電凸塊與對應的焊墊電連接，且各突起的高度大于或等于對應導電凸塊的高度。

在本發明的一實施例中，上述的各個突起的材質包括金屬、介電材料或其組合。

在本發明的一實施例中，上述的各組突起分別包括第一突起以及第二突起，第一突起位于對應內引腳的一側，而第二突起位于對應內引腳的另一側。

在本發明的一實施例中，上述的各組突起分別包括多個第一突起以及多個第二突起，第一突起位于對應內引腳的一側，而第二突起位于對應內引腳的另一側。

在本發明的一實施例中，第一突起與第二突起之間的距離等于對應導電凸塊的寬度。

在本發明的一實施例中，第一突起與第二突起之間的距離小于對應導電凸塊的寬度，且第一突起與第二突起之間的距離大于對應內引腳的寬度。

在本發明的一實施例中，第一突起與第二突起之間的距離大于對應導電凸塊的寬度，且第一突起與第二突起之間的距離小于對應導電凸塊與對應內引腳的寬度總合。

在本發明的一實施例中，第一突起與第二突起鄰近于對應焊墊的角落分布。

在本發明的一實施例中，芯片封裝結構還包括多個球底金屬層，其中各球底金屬層分別位于對應導電凸塊與對應焊墊之間。

在本發明的一實施例中，芯片封裝結構還包括位于各突起與主動表面之間的保護層，突起包括位于保護層上的底部以及位于底部上的頂部，其中底部的材質與球底金屬層的材質相同，而頂部的材質與導電凸塊的材質相同。

在本發明的一實施例中，各突起的頂表面包括傾斜面。