[發(fā)明專利]芯片封裝結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201610602352.3
• 申請(qǐng)日: 2016-07-28
• 公開(kāi)（公告）號(hào): CN107481985B
• 公開(kāi)（公告）日: 2020-01-31
• 發(fā)明（設(shè)計(jì)）人: 賴奎佑
• 申請(qǐng)（專利權(quán)）人: 南茂科技股份有限公司
• 主分類號(hào): H01L23/482
• 分類號(hào): H01L23/482;H01L23/498
• 代理公司: 11205 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 馬雯雯;臧建明

1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：

可撓性線路板，包括絕緣基材及多個(gè)配置于所述絕緣基材上的引腳，所述絕緣基材上具有芯片接合區(qū)，各所述引腳具有延伸入所述芯片接合區(qū)內(nèi)的內(nèi)引腳；

芯片，設(shè)置于所述芯片接合區(qū)內(nèi)，所述芯片具有主動(dòng)表面、位于所述主動(dòng)表面上的多個(gè)焊墊以及多組突起，其中各所述組突起分別包括分布于對(duì)應(yīng)的各所述焊墊周圍的多個(gè)突起；以及

多個(gè)導(dǎo)電凸塊，其中各所述內(nèi)引腳分別藉由所述多個(gè)導(dǎo)電凸塊的其中之一與對(duì)應(yīng)的各所述焊墊電連接，且各所述突起的高度大于對(duì)應(yīng)的各所述導(dǎo)電凸塊的高度，其中各所述組突起分別包括第一突起以及第二突起，所述第一突起位于對(duì)應(yīng)的所述內(nèi)引腳的一側(cè)，而所述第二突起位于對(duì)應(yīng)的所述內(nèi)引腳的另一側(cè)，且所述第一突起與所述第二突起之間的距離小于對(duì)應(yīng)的所述導(dǎo)電凸塊與對(duì)應(yīng)的所述內(nèi)引腳的寬度總合。

2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，各所述突起的材質(zhì)包括金屬、介電材料或其組合。

3.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一突起與所述第二突起之間的距離等于對(duì)應(yīng)的所述導(dǎo)電凸塊的寬度。

4.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一突起與所述第二突起之間的距離小于對(duì)應(yīng)的所述導(dǎo)電凸塊的寬度，且所述第一突起與所述第二突起之間的距離大于對(duì)應(yīng)的所述內(nèi)引腳的寬度。

5.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一突起與所述第二突起之間的距離大于對(duì)應(yīng)的所述導(dǎo)電凸塊的寬度。

6.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括多個(gè)球底金屬層，各所述球底金屬層分別位于對(duì)應(yīng)的各所述導(dǎo)電凸塊與對(duì)應(yīng)的各所述焊墊之間。

7.根據(jù)權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括位于各所述突起與所述主動(dòng)表面之間的保護(hù)層，其中各所述突起包括位于所述保護(hù)層上的底部以及位于所述底部上的頂部，其中所述底部的材質(zhì)與所述球底金屬層的材質(zhì)相同，而所述頂部的材質(zhì)與所述導(dǎo)電凸塊的材質(zhì)相同。

8.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，各所述突起的頂表面包括傾斜面。

9.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：

可撓性線路板，包括絕緣基材及多個(gè)配置于所述絕緣基材上的引腳，所述絕緣基材上具有芯片接合區(qū)，各所述引腳具有延伸入所述芯片接合區(qū)內(nèi)的內(nèi)引腳；

芯片，設(shè)置于所述芯片接合區(qū)內(nèi)，所述芯片具有主動(dòng)表面、位于所述主動(dòng)表面上的多個(gè)焊墊以及多組突起，其中各所述組突起分別包括分布于對(duì)應(yīng)的各所述焊墊周圍的多個(gè)突起；以及

多個(gè)導(dǎo)電凸塊，其中各所述內(nèi)引腳分別藉由所述多個(gè)導(dǎo)電凸塊的其中之一與對(duì)應(yīng)的各所述焊墊電連接，且各所述突起的高度大于對(duì)應(yīng)的各所述導(dǎo)電凸塊的高度，其中各所述組突起分別包括多個(gè)第一突起以及多個(gè)第二突起，所述多個(gè)第一突起位于對(duì)應(yīng)的所述內(nèi)引腳的一側(cè)，而所述多個(gè)第二突起位于對(duì)應(yīng)的所述內(nèi)引腳的另一側(cè)，且所述多個(gè)第一突起與所述多個(gè)第二突起之間的最短距離小于對(duì)應(yīng)的所述導(dǎo)電凸塊與對(duì)應(yīng)的所述內(nèi)引腳的寬度總合。

10.根據(jù)權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其特征在于，所述多個(gè)第一突起與所述多個(gè)第二突起之間的最短距離等于對(duì)應(yīng)的所述導(dǎo)電凸塊的寬度。

11.根據(jù)權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其特征在于，所述多個(gè)第一突起與所述多個(gè)第二突起之間的最短距離小于對(duì)應(yīng)的所述導(dǎo)電凸塊的寬度，且所述多個(gè)第一突起與所述多個(gè)第二突起之間的最短距離大于對(duì)應(yīng)的所述內(nèi)引腳的寬度。

12.根據(jù)權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其特征在于，所述多個(gè)第一突起與所述多個(gè)第二突起之間的最短距離大于對(duì)應(yīng)的所述導(dǎo)電凸塊的寬度。

13.根據(jù)權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其特征在于，所述多個(gè)第一突起與所述多個(gè)第二突起鄰近于對(duì)應(yīng)的所述焊墊的角落分布。