[發明專利]反相器及其制作方法

有效

• 申請號: 201610591444.6
• 申請日: 2016-07-22
• 公開（公告）號: CN107644878B
• 公開（公告）日: 2019-09-03
• 發明（設計）人: 竺立強;晁晉予;肖惠
• 申請（專利權）人: 中國科學院寧波材料技術與工程研究所
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/786;H01L29/51;H01L21/84
• 代理公司: 上海一平知識產權代理有限公司 31266
• 代理人: 竺云;黃麗珍

本發明公開了一種反相器，包含晶體管與電阻，其中，晶體管包含：雙電層柵介質層、位于雙電層柵介質層的一側的柵電極，以及位于雙電層柵介質層的另一側的至少一個側向調控端、溝道、源極與漏極，其中，溝道分別與源極、漏極接觸；并且，側向調控端均不與溝道、源極與漏極電聯通；并且電阻的一端與漏極電聯通，另一端用于施加電源電壓V_DD；晶體管的柵電極作為輸入端，漏極作為輸出端，源極接地，至少一個側向調控端用于施加固定偏壓V_m，固定偏壓V_m用于調整晶體管的閾值電壓。本發明能夠極大降低反相器的工作電壓，降低制造成本，并能夠實現反相器的平衡噪音容限，改善反相器的電學特性。

技術領域

本發明涉及微電子技術領域，具體涉及一種具有改良結構的低工作電壓反相器及其制作方法。

背景技術

近年來，邏輯電路被廣泛應用于各種半導體集成電路中，例如，動態隨機存取存儲器(Dynamic Random Access Memory，DRAM)，靜態隨機存取存儲器(Static Random AccessMemory，SRAM)，和液晶顯示器(Liquid Crystal Display，LCD)等。其中，反相器是邏輯電路的基礎。

傳統互補型金屬-氧化物-半導體(Complementary metal-oxide-semiconductor,CMOS)反相器，通常采用硅溝道實現，通過在硅中摻雜III族元素(如硼)形成p型溝道，或者通過在硅中摻雜五族元素(如磷)形成n型溝道。由于成熟的硅基集成電路技術，這類反相器已經被普遍應用于大量電子產品。進一步的說，鑒于氧化物半導體材料的綜合優勢，以其作為有源溝道層的氧化物薄膜晶體管正成為電子信息產業的明星，在新一代透明柔性平板顯示或可穿戴、便攜式電子產品等領域具有極強的應用前景。

雖然氧化物薄膜晶體管的性能較好，其場效應電子遷移率高達10～100cm²/Vs，然而尚缺乏與之相匹配的具有p型導電特性的氧化物薄膜晶體管。具體地說，目前報道的p型氧化物薄膜晶體管不僅器件性能較差(空穴遷移率<1cm²/Vs)，穩定性有待提高，而且工藝也相對復雜。因此基于全氧化物的CMOS反相器電路的電學性能受到極大影響。雖然人們采用p型有機晶體管與n型氧化晶體管結合制作了一些CMOS反相器電路，但是p型有機晶體管的問題是遷移率也較小(<1cm²/Vs)，穩定性也較差。有鑒于此，人們也采用兩種具有不同閾值電壓的n型氧化物薄膜晶體管來設計反相器電路。

但是，上述反相器采用的晶體管通常采用傳統的柵介質薄膜，其單位面積電容較小，通常小于幾十nF/cm²，器件的工作電壓較大(通常>5V)，因此設計的反相器電路存在工作電壓相對較大的缺點。此外，這種反相器的制作工藝需要多個光刻掩膜步驟，存在復雜度高、工藝成本較高的缺點。上述缺點限制了上述反相器在低功耗和便攜式電子產品中的應用。

例如，傳統雙柵型薄膜晶體管通常采用上下結構，即結合底柵晶體管和頂柵晶體管于一體，關鍵部位需要采用“底柵/柵介質/溝道/柵介質/頂柵”這一至少5層結構，溝道層兩側需要另外采用導電層獲得電接觸。這一結構需要多步光刻掩膜工藝，工藝流程復雜，每步均需要嚴格的對準工藝，成本高昂。

發明內容

本發明的目的是針對上述反相器技術現狀的不足，提出一種低工作電壓反相器及其制作新工藝，反相器對作為驅動單元的晶體管的性能要求低，通過側向電極的調控效應，有效實現反相器電學性能的改善。該制作工藝簡單易行，能夠極大地降低反相器的制作成本，適于大面積連續生產。

在本發明的一個方面，提供了一種反相器,包含：晶體管與電阻，其中，

晶體管包含：雙電層柵介質層、位于雙電層柵介質層的一側的柵電極，以及位于雙電層柵介質層的另一側的至少一個側向調控端、溝道、源極與漏極，其中，溝道分別與源極、漏極接觸；并且，側向調控端均不與溝道、源極與漏極電聯通；并且