[發明專利]具有低導通電阻的橫向功率集成器件

有效

• 申請號: 201610566725.6
• 申請日: 2016-07-18
• 公開（公告）號: CN106935647B
• 公開（公告）日: 2021-08-17
• 發明（設計）人: 樸柱元;高光植;李相賢
• 申請（專利權）人: 愛思開海力士系統集成電路有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06;H01L29/423
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 王建國;許偉群

一種橫向功率集成器件包括：源極區和漏極區，它們設置在半導體層內，并且在第一方向上彼此間隔開；漂移區，具有第二導電性，設置在半導體層內并且包圍漏極區；溝道區，在第一方向上布置在源極區與漂移區之間；多個平面絕緣場板，它們設置在漂移區之上，并且在第二方向上彼此間隔開；多個溝槽絕緣場板，它們設置在漂移區內；柵絕緣層，形成在溝道區之上；以及柵電極，形成在柵絕緣層之上。溝槽絕緣場板中的每個在第二方向上設置在平面絕緣場板之間。

相關申請的交叉引用

本申請要求于2015年12月31日提交的申請號為10-2015-0191107的韓國專利申請和于2015年12月31日提交的申請號為10-2015-0191115的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的各種實施例涉及功率半導體器件，更具體地，涉及具有低導通電阻值的橫向功率集成器件。

背景技術

具有控制器和驅動器二者功能的集成器件通常稱作為智能功率器件。通常，智能功率器件的輸出電路可以被設計成包括以高電壓操作的功率集成器件，例如，橫向雙擴散MOS(LDMOS)晶體管。在功率集成器件中，LDMOS晶體管的擊穿電壓(例如，漏極結擊穿電壓和柵電介質擊穿電壓)是直接影響LDMOS晶體管的穩定操作的重要因素。另外，LDMOS晶體管的導通電阻(Ron)值也是影響LDMOS晶體管的電氣特性(例如，LDMOS晶體管的電流驅動能力)的重要因素。

為了提高LDMOS晶體管的漏極結擊穿電壓，必須降低在漏極區與溝道區之間的漂移區的摻雜濃度，或者必須增大與漂移區中電流路徑的長度相對應的漂移區中載流子的漂移長度。然而，在這種情況下，可以增大LDMOS晶體管的導通電阻(Ron)，而降低了LDMOS晶體管的電流驅動能力。當漏極區與溝道區之間的漂移區的摻雜濃度增大，或者漂移區的漂移長度減小時，可以減小LDMOS晶體管的導通電阻(Ron)，由此提高LDMOS晶體管的電流驅動能力，然而LDMOS晶體管的漏極結擊穿電壓可以降低。即，在LDMOS晶體管中，導通電阻和漏極結擊穿電壓可以具有一種權衡的關系。

發明內容

各種實施例涉及具有低導通電阻值的橫向功率集成器件。

根據一個實施例，一種橫向功率集成器件包括：源極區和漏極區，它們設置在半導體層內，并且在第一方向上彼此間隔開，其中，半導體層具有第一導電性，其中，源極區和漏極區中的每個具有第二導電性；漂移區，具有第二導電性，設置在半導體層內，并且包圍漏極區；溝道區，在第一方向上布置在源極區與漂移區之間；多個平面絕緣場板，它們設置在漂移區之上，并且在第二方向上彼此間隔開，其中，第二方向與第一方向相交；多個溝槽絕緣場板，它們設置在漂移區內，其中，溝槽絕緣場板中的每個在第二方向上設置在平面絕緣場板之間；柵絕緣層，形成在溝道區之上；以及柵電極，形成在柵絕緣層之上。

根據另一個實施例，一種橫向功率集成器件包括：源極區和漏極區，它們設置在半導體層內，并且在第一方向上彼此間隔開，其中，半導體層具有第一導電性，其中，源極區和漏極區中的每個具有第二導電性；漏極區，具有第二導電性，并且設置在漂移區內；多個平面絕緣場板，它們設置在漂移區之上，并且在第二方向上彼此間隔開，其中，第二方向與第一方向相交；柵疊層，包括柵絕緣層和柵電極，設置在源極區與漂移區之間的溝道區之上，并且還在漂移區的一部分之上延伸；以及多個柵延伸部，它們從柵電極起延伸至平面絕緣場板之上。

附圖說明

鑒于附圖和所附具體描述，本發明的各種實施例將變得更加顯然，其中：

圖1為圖示了根據一個實施例的不具有柵電極的橫向功率集成器件的布局圖；

圖2為圖示了根據一個實施例的具有柵電極的橫向功率集成器件的布局圖；

圖3為沿著圖2的線I-I'截取的剖視圖；

圖4為沿著圖2的線II-II'截取的剖視圖；