[發(fā)明專(zhuān)利]半導(dǎo)體結(jié)構(gòu)及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610531703.6
• 申請(qǐng)日: 2016-07-07
• 公開(kāi)（公告）號(hào): CN107591364B
• 公開(kāi)（公告）日: 2020-10-30
• 發(fā)明（設(shè)計(jì)）人: 周飛
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司
• 主分類(lèi)號(hào): H01L21/8234
• 分類(lèi)號(hào): H01L21/8234;H01L27/088
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 徐文欣;吳敏

本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，其中，所述形成方法包括：提供基底，所述基底包括：襯底和位于襯底上相鄰的第一鰭部和第二鰭部；在所述襯底上形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)覆蓋所述第一鰭部和第二鰭部側(cè)壁，所述隔離結(jié)構(gòu)的表面高于或齊平于所述第一鰭部和第二鰭部頂部表面；對(duì)所述第一鰭部和第二鰭部之間的隔離結(jié)構(gòu)進(jìn)行離子注入，形成隔離層；形成隔離層之后，對(duì)所述隔離結(jié)構(gòu)進(jìn)行刻蝕，使所述隔離結(jié)構(gòu)暴露出鰭部部分側(cè)壁，對(duì)所述隔離結(jié)構(gòu)進(jìn)行刻蝕的過(guò)程中，所述隔離層的刻蝕速率低于所述隔離結(jié)構(gòu)的刻蝕速率。所述隔離層的刻蝕速率小于所述隔離結(jié)構(gòu)的刻蝕速率，能夠降低對(duì)隔離層的刻蝕損耗，從而能夠改善晶體管性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)

隨著半導(dǎo)體器件集成度的提高，晶體管的關(guān)鍵尺寸不斷縮小。然而，隨著晶體管尺寸的急劇減小，柵介質(zhì)層厚度與工作電壓不能相應(yīng)改變使抑制短溝道效應(yīng)的難度加大，使晶體管的溝道漏電流增大。

鰭式場(chǎng)效應(yīng)晶體管(Fin Field-Effect Transistor,FinFET)的柵極成類(lèi)似魚(yú)鰭的叉狀3D架構(gòu)。FinFET的溝道凸出襯底表面形成鰭部，柵極覆蓋鰭部的頂面和側(cè)壁，從而使反型層形成在溝道各側(cè)上，可于鰭部的兩側(cè)控制電路的接通與斷開(kāi)。這種設(shè)計(jì)能夠增加?xùn)艠O對(duì)溝道區(qū)的控制，從而能夠很好地抑制晶體管的短溝道效應(yīng)。然而，鰭式場(chǎng)效應(yīng)晶體管仍然存在短溝道效應(yīng)。

此外，為了進(jìn)一步減小短溝道效應(yīng)對(duì)半導(dǎo)體器件的影響，降低溝道漏電流。半導(dǎo)體技術(shù)領(lǐng)域引入了應(yīng)變硅技術(shù)，應(yīng)變硅技術(shù)的方法包括：在柵極結(jié)構(gòu)兩側(cè)的鰭部中形成凹槽；通過(guò)外延生長(zhǎng)工藝在所述凹槽中形成源漏摻雜區(qū)。為了減少鰭部邊緣形成所述凹槽的過(guò)程中暴露出鰭部周?chē)母綦x結(jié)構(gòu)，而使所形成的源漏摻雜區(qū)結(jié)構(gòu)不完整，導(dǎo)致對(duì)溝道的應(yīng)力減小，在形成所述凹槽之前在所述鰭部邊緣形成偽柵結(jié)構(gòu)。現(xiàn)有技術(shù)為了提高半導(dǎo)體結(jié)構(gòu)的集成度，一般在相鄰鰭部邊緣和隔離結(jié)構(gòu)上形成一個(gè)偽柵極結(jié)構(gòu)。

然而，如果鰭部邊緣的隔離結(jié)構(gòu)表面低于所述鰭部頂部表面，形成所述偽柵極結(jié)構(gòu)之后，所述偽柵極結(jié)構(gòu)很難充分覆蓋所述鰭部邊緣，從而難以保證所形成源漏摻雜區(qū)能夠?yàn)闇系捞峁┳銐虻膽?yīng)力，進(jìn)而容易影響晶體管性能。

由此可見(jiàn)，半導(dǎo)體結(jié)構(gòu)的形成方法形成的半導(dǎo)體結(jié)構(gòu)的性能較差。

發(fā)明內(nèi)容

本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，能夠改善半導(dǎo)體結(jié)構(gòu)性能。

為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供基底，所述基底包括：襯底和位于襯底上相鄰的第一鰭部和第二鰭部；在所述襯底上形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)覆蓋所述第一鰭部和第二鰭部側(cè)壁，所述隔離結(jié)構(gòu)的表面高于或齊平于所述第一鰭部和第二鰭部頂部表面；對(duì)所述第一鰭部和第二鰭部之間的隔離結(jié)構(gòu)進(jìn)行離子注入，形成隔離層；形成隔離層之后，對(duì)所述隔離結(jié)構(gòu)進(jìn)行刻蝕，使所述隔離結(jié)構(gòu)暴露出第一鰭部和第二鰭部部分側(cè)壁，對(duì)所述隔離結(jié)構(gòu)進(jìn)行刻蝕的過(guò)程中，所述隔離層的刻蝕速率低于所述隔離結(jié)構(gòu)的刻蝕速率。

可選的，所述離子注入過(guò)程中注入的離子包括：硅離子、碳離子或鍺離子。

可選的，所述離子注入的工藝參數(shù)包括：注入劑量為1.0E13atoms/cm²～1.0E16atoms/cm²；注入能量為1eV～30eV。

可選的，形成隔離結(jié)構(gòu)的工藝包括：流體化學(xué)氣相沉積工藝。

可選的，對(duì)所述隔離結(jié)構(gòu)進(jìn)行刻蝕之前，還包括：在所述隔離層上形成保護(hù)層。

可選的，對(duì)所述第一鰭部和第二鰭部之間的隔離結(jié)構(gòu)進(jìn)行離子注入的步驟包括：在所述第一鰭部頂部和第二鰭部頂部和所述隔離結(jié)構(gòu)上形成初始圖形層；去除所述第一鰭部和第二鰭部之間隔離結(jié)構(gòu)上的初始圖形層，形成圖形層；以所述圖形層為掩膜進(jìn)行離子注入。

可選的，所述圖形層的材料為氮化硅或氮氧化硅。