[發明專利]半導體結構的形成方法

有效

• 申請號: 201610518854.8
• 申請日: 2016-07-04
• 公開（公告）號: CN107579000B
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

本發明提供一種半導體結構的形成方法，包括：提供基底，包括相鄰的第一區域和第二區域，基底包括：襯底和第一鰭部，第一鰭部包括第一側和第二側，第一側朝向第二區域；在第二區域形成圖形層，圖形層覆蓋所述第二區域或暴露出鄰近第一區域的部分第二區域；以圖形層為掩膜，向第一鰭部一側側壁進行離子注入，在第一鰭部底部注入摻雜離子；當圖形層暴露出鄰近第一區域的部分第二區域時，向第一側側壁進行離子注入；當圖形層覆蓋第二區域時，向第二側側壁進行離子注入；進行擴散處理，使摻雜離子在第一鰭部中擴散。其中，對第一鰭部一側進行離子注入，容易避免光刻膠的阻擋使摻雜離子注入到鰭部底部，從而能夠降低第一鰭部側壁摻雜濃度的不均勻性。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構的形成方法。

背景技術

隨著半導體技術的不斷進步，半導體器件向著高集成度、高質量的方向發展，半導體器件的特征尺寸相應減小。

半導體器件特征尺寸的減小，特別是柵極結構寬度的減小，使柵極結構下方溝道的長度相應縮小。晶體管中溝道長度的減小增加了源漏間電荷穿通的可能性，并容易引起溝道漏電流。為了減小溝道漏電流，半導體技術引入了鰭式場效應晶體管。

鰭式場效應晶體管中，柵極結構在鰭部上，所以能夠在鰭部頂部和側壁形成溝道。因此，需要對鰭部側壁和頂部進行離子注入，以形成源漏區、輕摻雜區，或用于提高鰭式場效應晶體管的性能。

然而，所述半導體結構的形成方法，容易使鰭部側壁摻雜濃度不均勻，影響晶體管性能。

發明內容

本發明解決的問題是提供一種半導體結構的形成方法，能夠增加鰭部側壁摻雜濃度的均勻性，改善晶體管性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：供基底，所述基底包括相鄰的第一區域和第二區域，所述基底包括：襯底和位于所述第一區域襯底上的第一鰭部，所述第一鰭部包括相對的第一側和第二側，所述第一側朝向所述第二區域；在所述第二區域基底上形成圖形層，所述圖形層全部覆蓋所述第二區域或暴露出鄰近第一區域的部分第二區域；以所述圖形層為掩膜，向所述第一鰭部一側側壁進行離子注入，在所述第一鰭部底部注入摻雜離子，所述離子注入的步驟包括：當所述圖形層暴露出鄰近第一區域的部分所述第二區域時，向所述第一鰭部第一側側壁進行離子注入；當所述圖形層全部覆蓋所述第二區域時，向所述第一鰭部第二側側壁進行離子注入；對所述第一鰭部進行擴散處理，使所述摻雜離子在所述第一鰭部中擴散。

可選的，所述擴散處理的步驟包括：對所述第一鰭部進行退火處理。

可選的，所述退火處理過程中，退火溫度為950℃~1150℃。

可選的，所述第一鰭部底部為所述第一鰭部與所述襯底的接觸處。

可選的，所述基底還包括：位于所述鰭部之間的襯底上的隔離結構，所述隔離結構表面低于所述鰭部頂部表面；所述第一鰭部底部為所述第一鰭部與所述隔離結構表面的接觸處。

可選的，所述基底還包括：位于第二區域襯底上的第二鰭部；所述第二鰭部包括相對的第三側和第四側，所述第三側朝向第一鰭部。

可選的，所述圖形層覆蓋所述第二鰭部頂部和側壁表面。

可選的，所述圖形層覆蓋所述第二鰭部頂部和第四側側壁，暴露出鄰近第一鰭部的第二鰭部第三側側壁。

可選的，所述基底還包括：第三區域，所述第三區域和第二區域分別位于所述第一區域兩側。

可選的，所述基底還包括：位于第三區域襯底上的第三鰭部；所述圖形層還覆蓋所述第三鰭部頂部和側壁。

可選的，相鄰的第一鰭部和第二鰭部之間的距離為50nm~60nm。

可選的，第二區域襯底上具有半導體器件。