[發明專利]回波消除電路、用于數字通信系統的接收器及回波消除方法

在審

• 申請號: 201610504566.7
• 申請日: 2016-06-30
• 公開（公告）號: CN107566011A
• 公開（公告）日: 2018-01-09
• 發明（設計）人: 陳家偉;鄭凱文;賴科印;童泰來
• 申請（專利權）人: 晨星半導體股份有限公司
• 主分類號: H04B3/23
• 分類號: H04B3/23;H04M9/08
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 徐偉

1.一種回波消除電路，用于一接收器，用來消除來自一信道的一前回波，該回波消除電路包含有：

一延遲模塊，用來接收一輸入信號，并延遲該輸入信號而產生多個延遲信號；

一乘法模塊，耦接于該延遲模塊，用來將該多個延遲信號分別乘以多個系數，以產生多個相乘結果；

一總和單元，耦接于該乘法模塊，用來將該多個相乘結果進行一總和運算，以產生一總和信號；

一減法單元，耦接于該延遲模塊及該總和單元，用來接收該多個延遲信號的一第一延遲信號，并根據該第一延遲信號及該總和信號產生一相減信號；以及

一系數計算單元，耦接于該減法單元，用來根據該相減信號計算該多個系數。

2.如權利要求1所述的回波消除電路，其特征在于，該延遲模塊包含有多個緩存器，該多個緩存器分別輸出該多個延遲信號。

3.如權利要求2所述的回波消除電路，其特征在于，該多個緩存器串接成一緩存器序列，該減法單元耦接于該緩存器序列中最末端的一最末緩存器，該最末緩存器輸出該第一延遲信號。

4.如權利要求2所述的回波消除電路，其特征在于，該乘法模塊包含有多個乘法器，該多個乘法器分別耦接于該多個緩存器。

5.如權利要求1所述的回波消除電路，其特征在于，另包含一第一多工器，該第一多工器包含有：

一第一輸入端，耦接于該延遲模塊，用來接收該第一延遲信號；

一第二輸入端，耦接于該回波消除電路的一輸入端，用來接收該輸入信號；以及

一多工輸出端，耦接于該減法單元；

其中，該第一多工器根據一選擇信號，將該第一延遲信號或該輸入信號傳遞至該減法單元。

6.如權利要求5所述的回波消除電路，其特征在于，另包含一信噪比估測單元，耦接于該減法單元與該第一多工器，用來根據該相減信號產生該選擇信號。

7.如權利要求1所述的回波消除電路，其特征在于，另包含一第二多工器，該第二多工器包含有：

一第一輸入端，耦接于該減法單元，用來接收該相減信號；

一第二輸入端，耦接于該總和單元，用來接收該總和信號；以及

一多工輸出端，耦接于該系數計算單元；

其中，該第二多工器根據一致能信號，將該相減信號或該總和信號輸出至該系數計算單元。

8.如權利要求1所述的回波消除電路，其特征在于，該回波消除電路的一輸出信號傳遞至該接收器的一時間回復電路。

9.一種接收器，用于一數字通信系統，該接收器包含有：

一時間回復電路；以及

一回波消除電路，該回波消除電路包含有：

一延遲模塊，用來接收一輸入信號，并延遲該輸入信號而產生多個延遲信號；

一乘法模塊，耦接于該延遲模塊，用來將該多個延遲信號分別乘以多個系數，以產生多個相乘結果；

一總和單元，耦接于該乘法模塊，用來將該多個相乘結果進行一總和運算，以產生一總和信號；

一減法單元，耦接于該延遲模塊及該總和單元，用來接收該多個延遲信號的一第一延遲信號，并根據該第一延遲信號及該總和信號產生一相減信號；以及

一系數計算單元，耦接于該減法單元，用來根據該相減信號計算該多個系數；

其中，該回波消除電路輸出一輸出信號至該時間回復電路，該輸出信號為該相減信號。

10.如權利要求9所述的接收器，其特征在于，該延遲模塊包含有多個緩存器，該多個緩存器分別輸出該多個延遲信號。

11.如權利要求10所述的接收器，其特征在于，該多個緩存器串接成一緩存器序列，該減法單元耦接于該緩存器序列中最末端的一最末緩存器，該最末緩存器輸出該第一延遲信號。

12.如權利要求10所述的接收器，其特征在于，該乘法模塊包含有多個乘法器，該多個乘法器分別耦接于該多個緩存器。